src/soc/intel/denverton_ns/Makefile.inc

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ##
   5 ## SPDX-License-Identifier: GPL-2.0-only
   6
   7 ifeq ($(CONFIG_SOC_INTEL_DENVERTON_NS),y)
   8
   9 subdirs-y += ../../../cpu/intel/microcode
  10 subdirs-y += ../../../cpu/intel/turbo
  11 subdirs-y += ../../../cpu/x86/lapic
  12 subdirs-y += ../../../cpu/x86/mtrr
  13 subdirs-y += ../../../cpu/x86/smm
  14 subdirs-y += ../../../cpu/x86/tsc
  15 subdirs-y += ../../../cpu/x86/cache
  16
  17 bootblock-y += bootblock/bootblock.c
  18 bootblock-y += spi.c
  19 bootblock-y += tsc_freq.c
  20 bootblock-$(CONFIG_CONSOLE_SERIAL) += bootblock/uart.c
  21 bootblock-$(CONFIG_DRIVERS_UART_8250MEM) += uart_debug.c
  22
  23 postcar-y += memmap.c
  24 postcar-y += spi.c
  25 postcar-y += tsc_freq.c
  26 postcar-$(CONFIG_DRIVERS_UART_8250MEM) += uart_debug.c
  27
  28 romstage-y += memmap.c
  29 romstage-y += reset.c
  30 romstage-y += ../../../cpu/intel/car/romstage.c
  31 romstage-y += romstage.c
  32 romstage-y += tsc_freq.c
  33 romstage-y += gpio_dnv.c
  34 romstage-y += gpio.c
  35 romstage-y += soc_util.c
  36 romstage-y += spi.c
  37 romstage-y += fiamux.c
  38 romstage-$(CONFIG_DRIVERS_UART_8250MEM) += uart_debug.c
  39 romstage-$(CONFIG_DISPLAY_UPD_DATA) += upd_display.c
  40 romstage-$(CONFIG_DISPLAY_HOBS) += hob_display.c
  41
  42 ramstage-y += memmap.c
  43 ramstage-y += systemagent.c
  44 ramstage-y += reset.c
  45 ramstage-y += chip.c
  46 ramstage-y += soc_util.c
  47 ramstage-y += uart.c
  48 ramstage-y += xhci.c
  49 ramstage-y += csme_ie_kt.c
  50 ramstage-y += lpc.c
  51 ramstage-y += pmc.c
  52 ramstage-y += npk.c
  53 ramstage-y += sata.c
  54 ramstage-y += cpu.c
  55 ramstage-y += tsc_freq.c
  56 ramstage-y += spi.c
  57 ramstage-y += fiamux.c
  58 ramstage-y += hob_mem.c
  59 ramstage-$(CONFIG_DRIVERS_UART_8250MEM) += uart_debug.c
  60 ramstage-$(CONFIG_HAVE_ACPI_TABLES) += acpi.c
  61 ramstage-$(CONFIG_HAVE_SMI_HANDLER) += smm.c
  62 ramstage-$(CONFIG_HAVE_SMI_HANDLER) += pmutil.c
  63 ramstage-$(CONFIG_DISPLAY_UPD_DATA) += upd_display.c
  64 ramstage-$(CONFIG_DISPLAY_HOBS) += hob_display.c
  65
  66 smm-y += pmutil.c
  67 smm-y += soc_util.c
  68 smm-y += smihandler.c
  69 smm-y += tsc_freq.c
  70 smm-$(CONFIG_SPI_FLASH_SMM) += spi.c
  71 smm-$(CONFIG_DRIVERS_UART_8250MEM) += uart_debug.c
  72
  73 verstage-y += memmap.c
  74 verstage-y += reset.c
  75 verstage-y += spi.c
  76 verstage-y += tsc_freq.c
  77 verstage-$(CONFIG_DRIVERS_UART_8250MEM) += uart_debug.c
  78
  79 CPPFLAGS_common += -I$(src)/soc/intel/denverton_ns/include
  80
  81 ##Set FSP binary blobs memory location
  82 $(call strip_quotes,$(CONFIG_FSP_T_CBFS))-options := -b $(CONFIG_FSP_T_ADDR) --xip
  83 $(call strip_quotes,$(CONFIG_FSP_M_CBFS))-options := -b $(CONFIG_FSP_M_ADDR) --xip
  84 $(call strip_quotes,$(CONFIG_FSP_S_CBFS))-options := -b $(CONFIG_FSP_S_ADDR) --xip
  85
  86 cpu_microcode_bins += 3rdparty/intel-microcode/intel-ucode/06-5f-01
  87
  88 endif ## CONFIG_SOC_INTEL_DENVERTON_NS