src/mainboard/cavium/cn8100_sff_evb/Kconfig

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ##
   5 ## SPDX-License-Identifier: GPL-2.0-only
   6
   7 if BOARD_CAVIUM_CN8100_SFF_EVB
   8
   9 config BOARD_SPECIFIC_OPTIONS
  10         def_bool y
  11         select BOARD_ROMSIZE_KB_8192
  12         select COMMON_CBFS_SPI_WRAPPER
  13         select RTC
  14         select SOC_CAVIUM_CN81XX
  15         select SPI_FLASH
  16         select SPI_FLASH_STMICRO
  17         select MISSING_BOARD_RESET
  18
  19 config MAINBOARD_DIR
  20         string
  21         default "cavium/cn8100_sff_evb"
  22
  23 config DRAM_SIZE_MB
  24         int
  25         default 8192
  26
  27 config BOOT_DEVICE_SPI_FLASH_BUS
  28         int
  29         default 0
  30
  31 config CONSOLE_SERIAL_UART_ADDRESS
  32         hex
  33         depends on DRIVERS_UART
  34         default 0x87E028000000
  35
  36 config UART_FOR_CONSOLE
  37         int
  38         depends on DRIVERS_UART
  39         default 0
  40
  41 config FMDFILE
  42         string
  43         default "src/mainboard/$(CONFIG_MAINBOARD_DIR)/board.fmd"
  44
  45 config MAX_CPUS
  46         default 4
  47
  48 ##########################################################
  49 #### Update below when adding a new derivative board. ####
  50 ##########################################################
  51
  52 config MAINBOARD_PART_NUMBER
  53         string
  54         default "CN8100_SFF_EVB"
  55
  56 endif