src/: Replace GPL boilerplate with SPDX headers
[coreboot.git] / src / mainboard / asus / p8z77-m_pro / cmos.layout
blob7f59b421d67640244707330c1efa31e3cf733352
1 ##
2 ## This file is part of the coreboot project.
3 ##
4 ##
5 ## SPDX-License-Identifier: GPL-2.0-only
7 # -----------------------------------------------------------------
8 entries
10 # -----------------------------------------------------------------
11 # Status Register A
12 # -----------------------------------------------------------------
13 # Status Register B
14 # -----------------------------------------------------------------
15 # Status Register C
16 #96           4       r       0        status_c_rsvd
17 #100          1       r       0        uf_flag
18 #101          1       r       0        af_flag
19 #102          1       r       0        pf_flag
20 #103          1       r       0        irqf_flag
21 # -----------------------------------------------------------------
22 # Status Register D
23 #104          7       r       0        status_d_rsvd
24 #111          1       r       0        valid_cmos_ram
25 # -----------------------------------------------------------------
26 # Diagnostic Status Register
27 #112          8       r       0        diag_rsvd1
29 # -----------------------------------------------------------------
30 0            120     r       0         reserved_memory
31 #120          264     r       0        unused
33 # -----------------------------------------------------------------
34 # RTC_BOOT_BYTE (coreboot hardcoded)
35 384          1       e       3         boot_option
36 388          4       h       0         reboot_counter
38 # -----------------------------------------------------------------
39 # coreboot config options: console
40 #392          3       r       0       unused
41 395          4       e       4        debug_level
42 #399          1       r       0       unused
43 #400         8       r       0        reserved for century byte
45 # -----------------------------------------------------------------
46 # coreboot config options: southbridge
48 # Non Maskable Interrupt(NMI) support, which is an interrupt that may
49 # occur on a RAM or unrecoverable error.
50 408          1       e       1        nmi
52 409          2       e       5        power_on_after_fail
53 411          1       e       6        sata_mode
55 # -----------------------------------------------------------------
56 # coreboot config options: northbridge
58 # gfx_uma_size
59 # Quantity of shared video memory the IGP can use
61 416          5       e       7        gfx_uma_size
63 # -----------------------------------------------------------------
64 # coreboot config options: usb3
66 # usb3_mode
67 # Controls how the motherboard's USB3 ports act at boot time
68 421          2       e       8        usb3_mode
70 # usb3_drv
71 # Load (or not) pre-OS xHCI USB3 BIOS driver
73 423          1       e       1        usb3_drv
75 # usb3_streams
76 # Streams can provide more speed (as they can use 64Kb packets),
77 # but they might cause incompatibilities with some devices.
79 424          1       e       1        usb3_streams
81 # -----------------------------------------------------------------
82 # Sandy/Ivy Bridge MRC Scrambler Seed values
83 # note: MUST NOT be covered by checksum!
84 464          32      r       0        mrc_scrambler_seed
85 496          32      r       0        mrc_scrambler_seed_s3
86 528          16      r       0        mrc_scrambler_seed_chk
88 # -----------------------------------------------------------------
89 # coreboot config options: check sums
90 544          16      h       0        check_sum
92 # -----------------------------------------------------------------
94 enumerations
95 #ID value   text
97 # Generic on/off enum
98 1     0     Disable
99 1     1     Enable
101 # boot_option
102 3     0     Fallback
103 3     1     Normal
105 # debug_level
106 4     0     Emergency
107 4     1     Alert
108 4     2     Critical
109 4     3     Error
110 4     4     Warning
111 4     5     Notice
112 4     6     Info
113 4     7     Debug
114 4     8     Spew
116 # power_on_after_fail
117 5     0     Disable
118 5     1     Enable
119 5     2     Keep
121 # sata_mode
122 6     0     AHCI
123 6     1     Compatible
125 # gfx_uma_size (Intel IGP Video RAM size)
126 7     0     32M
127 7     1     64M
128 7     2     96M
129 7     3     128M
130 7     4     160M
131 7     5     192M
132 7     6     224M
133 7     7     256M
134 7     8     288M
135 7     9     320M
136 7     10    352M
137 7     11    384M
138 7     12    416M
139 7     13    448M
140 7     14    480M
141 7     15    512M
142 7     16    544M
143 7     17    576M
144 7     18    608M
145 7     19    640M
146 7     20    672M
147 7     21    704M
148 7     22    736M
149 7     23    768M
150 7     24    800M
151 7     25    832M
152 7     26    864M
153 7     27    896M
154 7     28    928M
155 7     29    960M
156 7     30    992M
158 # usb3_mode
159 # Disable = Use the port always as USB 2.0 for compatibility
160 # Enable = Use the port always as USB 3.0 for speed
161 # Auto = Initialize the port as USB 2.0, until the OS loads
162 #        xHCI USB 3.0 driver
163 # SmartAuto = Same as Auto but, if the OS loads the xHCI USB 3.0 driver
164 #             and the computer is reset, keep the USB 3.0 mode.
166 8     0     Disable
167 8     1     Enable
168 8     2     Auto
169 8     3     SmartAuto
171 # -----------------------------------------------------------------
172 # <startBit[must be byte-aligned]> <endBit[must be byte aligned]>
173 #     <bit where to start storing checksum[must be 16bits-aligned]>
174 checksums
176 checksum 392 431 544