src/: Replace GPL boilerplate with SPDX headers
[coreboot.git] / src / drivers / intel / fsp1_1 / Makefile.inc
blob24f689af3408b8348d352045d2cc98341a55b149
2 # This file is part of the coreboot project.
4 # SPDX-License-Identifier: GPL-2.0-only
6 ifeq ($(CONFIG_PLATFORM_USES_FSP1_1),y)
8 verstage-y += car.c
9 verstage-y += fsp_util.c
10 verstage-$(CONFIG_SEPARATE_VERSTAGE) += verstage.c
12 bootblock-$(CONFIG_USE_GENERIC_FSP_CAR_INC) += cache_as_ram.S
13 bootblock-y += fsp_util.c
14 bootblock-y += ../../../cpu/intel/microcode/microcode_asm.S
16 romstage-y += car.c
17 romstage-y += fsp_util.c
18 romstage-y += hob.c
19 romstage-y += raminit.c
20 romstage-y += romstage.c
21 romstage-$(CONFIG_MMA) += mma_core.c
23 ramstage-$(CONFIG_RUN_FSP_GOP) += fsp_gop.c
24 ramstage-y += fsp_relocate.c
25 ramstage-y += fsp_util.c
26 ramstage-y += hob.c
27 ramstage-$(CONFIG_FSP1_1_DISPLAY_LOGO) += logo.c
28 ramstage-y += ramstage.c
29 ramstage-$(CONFIG_INTEL_GMA_ADD_VBT) += vbt.c
30 ramstage-$(CONFIG_MMA) += mma_core.c
32 CPPFLAGS_common += -Isrc/drivers/intel/fsp1_1/include
34 ifneq ($(CONFIG_SKIP_FSP_CAR),y)
35 postcar-y += temp_ram_exit.c
36 postcar-y += exit_car.S
37 endif
38 postcar-y += fsp_util.c
40 # Add the FSP binary to the cbfs image
41 ifeq ($(CONFIG_HAVE_FSP_BIN),y)
42 cbfs-files-y += fsp.bin
43 fsp.bin-file := $(call strip_quotes,$(CONFIG_FSP_FILE))
44 fsp.bin-type := fsp
45 fsp.bin-options := --xip $(TXTIBB)
46 fsp.bin-COREBOOT-position := $(CONFIG_FSP_LOC)
47 endif
49 # Add logo to the cbfs image
50 cbfs-files-$(CONFIG_FSP1_1_DISPLAY_LOGO) += logo.bmp
51 logo.bmp-file := $(call strip_quotes,$(CONFIG_FSP1_1_LOGO_FILE_NAME))
52 logo.bmp-type := raw
53 logo.bmp-compression := LZMA
55 endif