src/cpu/amd/pi/Kconfig

   1 #
   2 # This file is part of the coreboot project.
   3 #
   4 # SPDX-License-Identifier: GPL-2.0-only
   5
   6 config CPU_AMD_PI
   7         bool
   8         default y if CPU_AMD_PI_00630F01
   9         default y if CPU_AMD_PI_00730F01
  10         default y if CPU_AMD_PI_00660F01
  11         default n
  12         select ARCH_BOOTBLOCK_X86_32
  13         select ARCH_VERSTAGE_X86_32
  14         select ARCH_ROMSTAGE_X86_32
  15         select ARCH_RAMSTAGE_X86_32
  16         select DRIVERS_AMD_PI
  17         select TSC_SYNC_LFENCE
  18         select UDELAY_LAPIC
  19         select LAPIC_MONOTONIC_TIMER
  20         select SPI_FLASH if HAVE_ACPI_RESUME
  21         select SMM_ASEG
  22         select NO_FIXED_XIP_ROM_SIZE
  23         select SSE2
  24
  25 if CPU_AMD_PI
  26
  27 config UDELAY_LAPIC_FIXED_FSB
  28         int
  29         default 200
  30
  31 # TODO: Sync these with definitions in PI vendorcode.
  32 # DCACHE_RAM_BASE must equal BSP_STACK_BASE_ADDR.
  33 # DCACHE_RAM_SIZE must equal BSP_STACK_SIZE.
  34
  35 config DCACHE_RAM_BASE
  36         hex
  37         default 0x30000
  38
  39 config DCACHE_RAM_SIZE
  40         hex
  41         default 0x10000
  42
  43 config DCACHE_BSP_STACK_SIZE
  44         hex
  45         default 0x4000
  46
  47 config C_ENV_BOOTBLOCK_SIZE
  48         hex
  49         default 0x8000
  50
  51 endif # CPU_AMD_PI
  52
  53 source "src/cpu/amd/pi/00630F01/Kconfig"
  54 source "src/cpu/amd/pi/00730F01/Kconfig"
  55 source "src/cpu/amd/pi/00660F01/Kconfig"