src/Kconfig

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2012 Alexandru Gagniuc <mr.nuke.me@gmail.com>
   5 ## Copyright (C) 2009-2010 coresystems GmbH
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; version 2 of the License.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16
  17 mainmenu "coreboot configuration"
  18
  19 menu "General setup"
  20
  21 config COREBOOT_BUILD
  22         bool
  23         default y
  24
  25 config LOCALVERSION
  26         string "Local version string"
  27         help
  28           Append an extra string to the end of the coreboot version.
  29
  30           This can be useful if, for instance, you want to append the
  31           respective board's hostname or some other identifying string to
  32           the coreboot version number, so that you can easily distinguish
  33           boot logs of different boards from each other.
  34
  35 config CONFIGURABLE_CBFS_PREFIX
  36         bool
  37         help
  38           Select this to prompt to use to configure the prefix for cbfs files.
  39
  40 choice
  41         prompt "CBFS prefix to use"
  42         depends on CONFIGURABLE_CBFS_PREFIX
  43         default CBFS_PREFIX_FALLBACK
  44
  45 config CBFS_PREFIX_FALLBACK
  46         bool "fallback"
  47
  48 config CBFS_PREFIX_NORMAL
  49         bool "normal"
  50
  51 config CBFS_PREFIX_DIY
  52         bool "Define your own cbfs prefix"
  53
  54 endchoice
  55
  56 config CBFS_PREFIX
  57         string "CBFS prefix to use" if CBFS_PREFIX_DIY
  58         default "fallback" if !CONFIGURABLE_CBFS_PREFIX || CBFS_PREFIX_FALLBACK
  59         default "normal" if CBFS_PREFIX_NORMAL
  60         help
  61           Select the prefix to all files put into the image. It's "fallback"
  62           by default, "normal" is a common alternative.
  63
  64 choice
  65         prompt "Compiler to use"
  66         default COMPILER_GCC
  67         help
  68           This option allows you to select the compiler used for building
  69           coreboot.
  70           You must build the coreboot crosscompiler for the board that you
  71           have selected.
  72
  73           To build all the GCC crosscompilers (takes a LONG time), run:
  74             make crossgcc
  75
  76           For help on individual architectures, run the command:
  77             make help_toolchain
  78
  79 config COMPILER_GCC
  80         bool "GCC"
  81         help
  82           Use the GNU Compiler Collection (GCC) to build coreboot.
  83
  84           For details see http://gcc.gnu.org.
  85
  86 config COMPILER_LLVM_CLANG
  87         bool "LLVM/clang (TESTING ONLY - Not currently working)"
  88         help
  89           Use LLVM/clang to build coreboot.  To use this, you must build the
  90           coreboot version of the clang compiler.  Run the command
  91             make clang
  92           Note that this option is not currently working correctly and should
  93           really only be selected if you're trying to work on getting clang
  94           operational.
  95
  96           For details see http://clang.llvm.org.
  97
  98 endchoice
  99
 100 config ANY_TOOLCHAIN
 101         bool "Allow building with any toolchain"
 102         default n
 103         help
 104           Many toolchains break when building coreboot since it uses quite
 105           unusual linker features. Unless developers explicitely request it,
 106           we'll have to assume that they use their distro compiler by mistake.
 107           Make sure that using patched compilers is a conscious decision.
 108
 109 config CCACHE
 110         bool "Use ccache to speed up (re)compilation"
 111         default n
 112         help
 113           Enables the use of ccache for faster builds.
 114
 115           Requires the ccache utility in your system $PATH.
 116
 117           For details see https://ccache.samba.org.
 118
 119 config FMD_GENPARSER
 120         bool "Generate flashmap descriptor parser using flex and bison"
 121         default n
 122         help
 123           Enable this option if you are working on the flashmap descriptor
 124           parser and made changes to fmd_scanner.l or fmd_parser.y.
 125
 126           Otherwise, say N to use the provided pregenerated scanner/parser.
 127
 128 config UTIL_GENPARSER
 129         bool "Generate SCONFIG & BINCFG parser using flex and bison"
 130         default n
 131         help
 132           Enable this option if you are working on the sconfig device tree
 133           parser or bincfg and made changes to the .l or .y files.
 134
 135           Otherwise, say N to use the provided pregenerated scanner/parser.
 136
 137 config USE_OPTION_TABLE
 138         bool "Use CMOS for configuration values"
 139         depends on HAVE_OPTION_TABLE
 140         help
 141           Enable this option if coreboot shall read options from the "CMOS"
 142           NVRAM instead of using hard-coded values.
 143
 144 config STATIC_OPTION_TABLE
 145         bool "Load default configuration values into CMOS on each boot"
 146         depends on USE_OPTION_TABLE
 147         help
 148           Enable this option to reset "CMOS" NVRAM values to default on
 149           every boot.  Use this if you want the NVRAM configuration to
 150           never be modified from its default values.
 151
 152 config COMPRESS_RAMSTAGE
 153         bool "Compress ramstage with LZMA"
 154         depends on HAVE_RAMSTAGE
 155         # Default value set at the end of the file
 156         help
 157           Compress ramstage to save memory in the flash image.
 158
 159 config COMPRESS_PRERAM_STAGES
 160         bool "Compress romstage and verstage with LZ4"
 161         depends on !ARCH_X86 && (HAVE_ROMSTAGE || HAVE_VERSTAGE)
 162         # Default value set at the end of the file
 163         help
 164           Compress romstage and (if it exists) verstage with LZ4 to save flash
 165           space and speed up boot, since the time for reading the image from SPI
 166           (and in the vboot case verifying it) is usually much greater than the
 167           time spent decompressing. Doesn't work for XIP stages (assume all
 168           ARCH_X86 for now) for obvious reasons.
 169
 170 config COMPRESS_BOOTBLOCK
 171         bool
 172         depends on HAVE_BOOTBLOCK
 173         help
 174           This option can be used to compress the bootblock with LZ4 and attach
 175           a small self-decompression stub to its front. This can drastically
 176           reduce boot time on platforms where the bootblock is loaded over a
 177           very slow connection and bootblock size trumps all other factors for
 178           speed. Since using this option usually requires changes to the
 179           SoC memlayout and possibly extra support code, it should not be
 180           user-selectable. (There's no real point in offering this to the user
 181           anyway... if it works and saves boot time, you would always want it.)
 182
 183 config INCLUDE_CONFIG_FILE
 184         bool "Include the coreboot .config file into the ROM image"
 185         # Default value set at the end of the file
 186         help
 187           Include the .config file that was used to compile coreboot
 188           in the (CBFS) ROM image. This is useful if you want to know which
 189           options were used to build a specific coreboot.rom image.
 190
 191           Saying Y here will increase the image size by 2-3KB.
 192
 193           You can use the following command to easily list the options:
 194
 195             grep -a CONFIG_ coreboot.rom
 196
 197           Alternatively, you can also use cbfstool to print the image
 198           contents (including the raw 'config' item we're looking for).
 199
 200           Example:
 201
 202             $ cbfstool coreboot.rom print
 203             coreboot.rom: 4096 kB, bootblocksize 1008, romsize 4194304,
 204                                                        offset 0x0
 205             Alignment: 64 bytes
 206
 207             Name                           Offset     Type         Size
 208             cmos_layout.bin                0x0        cmos layout  1159
 209             fallback/romstage              0x4c0      stage        339756
 210             fallback/ramstage              0x53440    stage        186664
 211             fallback/payload               0x80dc0    payload      51526
 212             config                         0x8d740    raw          3324
 213             (empty)                        0x8e480    null         3610440
 214
 215 config COLLECT_TIMESTAMPS
 216         bool "Create a table of timestamps collected during boot"
 217         default y if ARCH_X86
 218         help
 219           Make coreboot create a table of timer-ID/timer-value pairs to
 220           allow measuring time spent at different phases of the boot process.
 221
 222 config TIMESTAMPS_ON_CONSOLE
 223         bool "Print the timestamp values on the console"
 224         default n
 225         depends on COLLECT_TIMESTAMPS
 226         help
 227           Print the timestamps to the debug console if enabled at level spew.
 228
 229 config USE_BLOBS
 230         bool "Allow use of binary-only repository"
 231         help
 232           This draws in the blobs repository, which contains binary files that
 233           might be required for some chipsets or boards.
 234           This flag ensures that a "Free" option remains available for users.
 235
 236 config USE_AMD_BLOBS
 237         bool "Allow AMD blobs repository (with license agreement)"
 238         depends on USE_BLOBS
 239         help
 240           This draws in the amd_blobs repository, which contains binary files
 241           distributed by AMD, including VBIOS, PSP bootloaders, SMU firmwares,
 242           etc.  Selecting this item to download or clone the repo implies your
 243           agreement to the AMD license agreement.  A copy of the license text
 244           may be reviewed by reading Documentation/soc/amd/amdblobs_license.md,
 245           and your copy of the license is present in the repo once downloaded.
 246
 247           Note that for some products, omitting PSP, SMU images, or other items
 248           may result in a nonbooting coreboot.rom.
 249
 250 config COVERAGE
 251         bool "Code coverage support"
 252         depends on COMPILER_GCC
 253         help
 254           Add code coverage support for coreboot. This will store code
 255           coverage information in CBMEM for extraction from user space.
 256           If unsure, say N.
 257
 258 config UBSAN
 259         bool "Undefined behavior sanitizer support"
 260         default n
 261         help
 262           Instrument the code with checks for undefined behavior. If unsure,
 263           say N because it adds a small performance penalty and may abort
 264           on code that happens to work in spite of the UB.
 265
 266 config NO_RELOCATABLE_RAMSTAGE
 267         bool
 268         default n if ARCH_X86
 269         default y
 270
 271 config RELOCATABLE_RAMSTAGE
 272         bool
 273         default !NO_RELOCATABLE_RAMSTAGE
 274         select RELOCATABLE_MODULES
 275         help
 276          The reloctable ramstage support allows for the ramstage to be built
 277          as a relocatable module. The stage loader can identify a place
 278          out of the OS way so that copying memory is unnecessary during an S3
 279          wake. When selecting this option the romstage is responsible for
 280          determing a stack location to use for loading the ramstage.
 281
 282 config TSEG_STAGE_CACHE
 283         bool
 284         default y
 285         depends on !NO_STAGE_CACHE && SMM_TSEG
 286         help
 287           The option enables stage cache support for platform. Platform
 288           can stash copies of postcar, ramstage and raw runtime data
 289           inside SMM TSEG, to be restored on S3 resume path.
 290
 291 config CBMEM_STAGE_CACHE
 292         bool "Cache stages in CBMEM"
 293         depends on !NO_STAGE_CACHE && !TSEG_STAGE_CACHE
 294         help
 295           The option enables stage cache support for platform. Platform
 296           can stash copies of postcar, ramstage and raw runtime data
 297           inside CBMEM.
 298
 299           While the approach is faster than reloading stages from boot media
 300           it is also a possible attack scenario via which OS can possibly
 301           circumvent SMM locks and SPI write protections.
 302
 303           If unsure, select 'N'
 304
 305 config UPDATE_IMAGE
 306         bool "Update existing coreboot.rom image"
 307         help
 308           If this option is enabled, no new coreboot.rom file
 309           is created. Instead it is expected that there already
 310           is a suitable file for further processing.
 311           The bootblock will not be modified.
 312
 313           If unsure, select 'N'
 314
 315 config BOOTSPLASH_IMAGE
 316         bool "Add a bootsplash image"
 317         help
 318           Select this option if you have a bootsplash image that you would
 319           like to add to your ROM.
 320
 321           This will only add the image to the ROM. To actually run it check
 322           options under 'Display' section.
 323
 324 config BOOTSPLASH_FILE
 325         string "Bootsplash path and filename"
 326         depends on BOOTSPLASH_IMAGE
 327         # Default value set at the end of the file
 328         help
 329           The path and filename of the file to use as graphical bootsplash
 330           screen. The file format has to be jpg.
 331
 332 config HAVE_RAMPAYLOAD
 333         bool
 334
 335 config RAMPAYLOAD
 336         bool "Enable coreboot flow without executing ramstage"
 337         default y if ARCH_X86
 338         depends on HAVE_RAMPAYLOAD
 339         help
 340           If this option is enabled, coreboot flow will skip ramstage
 341           loading and execution of ramstage to load payload.
 342
 343           Instead it is expected to load payload from postcar stage itself.
 344
 345           In this flow coreboot will perform basic x86 initialization
 346           (DRAM resource allocation), MTRR programming,
 347           Skip PCI enumeration logic and only allocate BAR for fixed devices
 348           (bootable devices, TPM over GSPI).
 349
 350 endmenu
 351
 352 menu "Mainboard"
 353
 354 source "src/mainboard/Kconfig"
 355
 356 config DEVICETREE
 357         string
 358         default "devicetree.cb"
 359         help
 360           This symbol allows mainboards to select a different file under their
 361           mainboard directory for the devicetree.cb file.  This allows the board
 362           variants that need different devicetrees to be in the same directory.
 363
 364           Examples: "devicetree.variant.cb"
 365                     "variant/devicetree.cb"
 366
 367 config OVERRIDE_DEVICETREE
 368         string
 369         default ""
 370         help
 371           This symbol allows variants to provide an override devicetree file to
 372           override the registers and/or add new devices on top of the ones
 373           provided by baseboard devicetree using CONFIG_DEVICETREE.
 374
 375           Examples: "devicetree.variant-override.cb"
 376                     "variant/devicetree-override.cb"
 377
 378 config FMDFILE
 379         string "fmap description file in fmd format"
 380         default "src/mainboard/$(CONFIG_MAINBOARD_DIR)/chromeos.fmd" if CHROMEOS
 381         default ""
 382         help
 383           The build system creates a default FMAP from ROM_SIZE and CBFS_SIZE,
 384           but in some cases more complex setups are required.
 385           When an fmd is specified, it overrides the default format.
 386
 387 config CBFS_SIZE
 388         hex "Size of CBFS filesystem in ROM"
 389         depends on FMDFILE = ""
 390         # Default value set at the end of the file
 391         help
 392           This is the part of the ROM actually managed by CBFS, located at the
 393           end of the ROM (passed through cbfstool -o) on x86 and at at the start
 394           of the ROM (passed through cbfstool -s) everywhere else. It defaults
 395           to span the whole ROM on all but Intel systems that use an Intel Firmware
 396           Descriptor.  It can be overridden to make coreboot live alongside other
 397           components like ChromeOS's vboot/FMAP or Intel's IFD / ME / TXE
 398           binaries. This symbol should only be used to generate a default FMAP and
 399           is unused when a non-default fmd file is provided via CONFIG_FMDFILE.
 400
 401 endmenu
 402
 403 # load site-local kconfig to allow user specific defaults and overrides
 404 source "site-local/Kconfig"
 405
 406 config SYSTEM_TYPE_LAPTOP
 407         default n
 408         bool
 409
 410 config SYSTEM_TYPE_TABLET
 411         default n
 412         bool
 413
 414 config SYSTEM_TYPE_DETACHABLE
 415         default n
 416         bool
 417
 418 config SYSTEM_TYPE_CONVERTIBLE
 419         default n
 420         bool
 421
 422 config CBFS_AUTOGEN_ATTRIBUTES
 423         default n
 424         bool
 425         help
 426           If this option is selected, every file in cbfs which has a constraint
 427           regarding position or alignment will get an additional file attribute
 428           which describes this constraint.
 429
 430 menu "Chipset"
 431
 432 comment "SoC"
 433 source "src/soc/*/Kconfig"
 434 comment "CPU"
 435 source "src/cpu/Kconfig"
 436 comment "Northbridge"
 437 source "src/northbridge/*/*/Kconfig"
 438 comment "Southbridge"
 439 source "src/southbridge/*/*/Kconfig"
 440 comment "Super I/O"
 441 source "src/superio/*/*/Kconfig"
 442 comment "Embedded Controllers"
 443 source "src/ec/acpi/Kconfig"
 444 source "src/ec/*/*/Kconfig"
 445
 446 source "src/southbridge/intel/common/firmware/Kconfig"
 447 source "src/vendorcode/*/Kconfig"
 448
 449 source "src/arch/*/Kconfig"
 450
 451 endmenu
 452
 453 source "src/device/Kconfig"
 454
 455 menu "Generic Drivers"
 456 source "src/drivers/*/Kconfig"
 457 source "src/drivers/*/*/Kconfig"
 458 source "src/commonlib/storage/Kconfig"
 459 endmenu
 460
 461 menu "Security"
 462
 463 source "src/security/Kconfig"
 464 source "src/vendorcode/eltan/security/Kconfig"
 465
 466 endmenu
 467
 468 source "src/acpi/Kconfig"
 469
 470 # This option is for the current boards/chipsets where SPI flash
 471 # is not the boot device. Currently nearly all boards/chipsets assume
 472 # SPI flash is the boot device.
 473 config BOOT_DEVICE_NOT_SPI_FLASH
 474         bool
 475         default n
 476
 477 config BOOT_DEVICE_SPI_FLASH
 478         bool
 479         default y if !BOOT_DEVICE_NOT_SPI_FLASH
 480         default n
 481
 482 config BOOT_DEVICE_MEMORY_MAPPED
 483         bool
 484         default y if ARCH_X86 && BOOT_DEVICE_SPI_FLASH
 485         default n
 486         help
 487           Inform system if SPI is memory-mapped or not.
 488
 489 config BOOT_DEVICE_SUPPORTS_WRITES
 490         bool
 491         default n
 492         help
 493           Indicate that the platform has writable boot device
 494           support.
 495
 496 config RTC
 497         bool
 498         default n
 499
 500 config HEAP_SIZE
 501         hex
 502         default 0x100000 if FLATTENED_DEVICE_TREE
 503         default 0x4000
 504
 505 config STACK_SIZE
 506         hex
 507         default 0x1000 if ARCH_X86
 508         default 0x0
 509
 510 config MAX_CPUS
 511         int
 512         default 1
 513
 514 source "src/console/Kconfig"
 515
 516 config HAVE_ACPI_RESUME
 517         bool
 518         default n
 519         depends on RELOCATABLE_RAMSTAGE
 520
 521 config RESUME_PATH_SAME_AS_BOOT
 522         bool
 523         default y if ARCH_X86
 524         depends on HAVE_ACPI_RESUME
 525         help
 526           This option indicates that when a system resumes it takes the
 527           same path as a regular boot. e.g. an x86 system runs from the
 528           reset vector at 0xfffffff0 on both resume and warm/cold boot.
 529
 530 config NO_MONOTONIC_TIMER
 531         def_bool n
 532
 533 config HAVE_MONOTONIC_TIMER
 534         bool
 535         depends on !NO_MONOTONIC_TIMER
 536         default y
 537         help
 538          The board/chipset provides a monotonic timer.
 539
 540 config GENERIC_UDELAY
 541         bool
 542         depends on HAVE_MONOTONIC_TIMER
 543         default y if !ARCH_X86
 544         help
 545          The board/chipset uses a generic udelay function utilizing the
 546          monotonic timer.
 547
 548 config TIMER_QUEUE
 549         def_bool n
 550         depends on HAVE_MONOTONIC_TIMER
 551         help
 552           Provide a timer queue for performing time-based callbacks.
 553
 554 config COOP_MULTITASKING
 555         def_bool n
 556         depends on TIMER_QUEUE && ARCH_X86
 557         help
 558           Cooperative multitasking allows callbacks to be multiplexed on the
 559           main thread of ramstage. With this enabled it allows for multiple
 560           execution paths to take place when they have udelay() calls within
 561           their code.
 562
 563 config NUM_THREADS
 564         int
 565         default 4
 566         depends on COOP_MULTITASKING
 567         help
 568           How many execution threads to cooperatively multitask with.
 569
 570 config HAVE_OPTION_TABLE
 571         bool
 572         default n
 573         help
 574           This variable specifies whether a given board has a cmos.layout
 575           file containing NVRAM/CMOS bit definitions.
 576           It defaults to 'n' but can be selected in mainboard/*/Kconfig.
 577
 578 config PCI_IO_CFG_EXT
 579         bool
 580         default n
 581
 582 config IOAPIC
 583         bool
 584         default n
 585
 586 config USE_WATCHDOG_ON_BOOT
 587         bool
 588         default n
 589
 590 config GFXUMA
 591         bool
 592         default n
 593         help
 594           Enable Unified Memory Architecture for graphics.
 595
 596 config HAVE_ACPI_TABLES
 597         bool
 598         help
 599           This variable specifies whether a given board has ACPI table support.
 600           It is usually set in mainboard/*/Kconfig.
 601
 602 config HAVE_MP_TABLE
 603         bool
 604         help
 605           This variable specifies whether a given board has MP table support.
 606           It is usually set in mainboard/*/Kconfig.
 607           Whether or not the MP table is actually generated by coreboot
 608           is configurable by the user via GENERATE_MP_TABLE.
 609
 610 config HAVE_PIRQ_TABLE
 611         bool
 612         help
 613           This variable specifies whether a given board has PIRQ table support.
 614           It is usually set in mainboard/*/Kconfig.
 615           Whether or not the PIRQ table is actually generated by coreboot
 616           is configurable by the user via GENERATE_PIRQ_TABLE.
 617
 618 config COMMON_FADT
 619         bool
 620         default n
 621
 622 config ACPI_NHLT
 623         bool
 624         default n
 625         help
 626           Build support for NHLT (non HD Audio) ACPI table generation.
 627
 628 config ACPI_BERT
 629         bool
 630         depends on HAVE_ACPI_TABLES
 631         help
 632           Build an ACPI Boot Error Record Table.
 633
 634 #These Options are here to avoid "undefined" warnings.
 635 #The actual selection and help texts are in the following menu.
 636
 637 menu "System tables"
 638
 639 config GENERATE_MP_TABLE
 640         prompt "Generate an MP table" if HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 641         bool
 642         default HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 643         help
 644           Generate an MP table (conforming to the Intel MultiProcessor
 645           specification 1.4) for this board.
 646
 647           If unsure, say Y.
 648
 649 config GENERATE_PIRQ_TABLE
 650         prompt "Generate a PIRQ table" if HAVE_PIRQ_TABLE
 651         bool
 652         default HAVE_PIRQ_TABLE
 653         help
 654           Generate a PIRQ table for this board.
 655
 656           If unsure, say Y.
 657
 658 config GENERATE_SMBIOS_TABLES
 659         depends on ARCH_X86
 660         bool "Generate SMBIOS tables"
 661         default y
 662         help
 663           Generate SMBIOS tables for this board.
 664
 665           If unsure, say Y.
 666
 667 config SMBIOS_PROVIDED_BY_MOBO
 668         bool
 669         default n
 670
 671 config MAINBOARD_SERIAL_NUMBER
 672         prompt "SMBIOS Serial Number" if !SMBIOS_PROVIDED_BY_MOBO
 673         string
 674         depends on GENERATE_SMBIOS_TABLES
 675         default "123456789"
 676         help
 677           The Serial Number to store in SMBIOS structures.
 678
 679 config MAINBOARD_VERSION
 680         prompt "SMBIOS Version Number" if !SMBIOS_PROVIDED_BY_MOBO
 681         string
 682         depends on GENERATE_SMBIOS_TABLES
 683         default "1.0"
 684         help
 685           The Version Number to store in SMBIOS structures.
 686
 687 config MAINBOARD_SMBIOS_MANUFACTURER
 688         prompt "SMBIOS Manufacturer" if !SMBIOS_PROVIDED_BY_MOBO
 689         string
 690         depends on GENERATE_SMBIOS_TABLES
 691         default MAINBOARD_VENDOR
 692         help
 693           Override the default Manufacturer stored in SMBIOS structures.
 694
 695 config MAINBOARD_SMBIOS_PRODUCT_NAME
 696         prompt "SMBIOS Product name" if !SMBIOS_PROVIDED_BY_MOBO
 697         string
 698         depends on GENERATE_SMBIOS_TABLES
 699         default MAINBOARD_PART_NUMBER
 700         help
 701           Override the default Product name stored in SMBIOS structures.
 702
 703 config SMBIOS_ENCLOSURE_TYPE
 704         hex
 705         depends on GENERATE_SMBIOS_TABLES
 706         default 0x09 if SYSTEM_TYPE_LAPTOP
 707         default 0x1e if SYSTEM_TYPE_TABLET
 708         default 0x1f if SYSTEM_TYPE_CONVERTIBLE
 709         default 0x20 if SYSTEM_TYPE_DETACHABLE
 710         default 0x03
 711         help
 712           System Enclosure or Chassis Types as defined in SMBIOS specification.
 713           The default value is SMBIOS_ENCLOSURE_DESKTOP (0x03) but laptop,
 714           convertible, or tablet enclosure will be used if the appropriate
 715           system type is selected.
 716
 717 endmenu
 718
 719 source "payloads/Kconfig"
 720
 721 menu "Debugging"
 722
 723 comment "CPU Debug Settings"
 724 source "src/cpu/*/Kconfig.debug_cpu"
 725
 726 comment "BLOB Debug Settings"
 727 source "src/drivers/intel/fsp*/Kconfig.debug_blob"
 728
 729 comment "General Debug Settings"
 730
 731 # TODO: Better help text and detailed instructions.
 732 config GDB_STUB
 733         bool "GDB debugging support"
 734         default n
 735         depends on CONSOLE_SERIAL
 736         help
 737           If enabled, you will be able to set breakpoints for gdb debugging.
 738           See src/arch/x86/lib/c_start.S for details.
 739
 740 config GDB_WAIT
 741         bool "Wait for a GDB connection in the ramstage"
 742         default n
 743         depends on GDB_STUB
 744         help
 745           If enabled, coreboot will wait for a GDB connection in the ramstage.
 746
 747
 748 config FATAL_ASSERTS
 749         bool "Halt when hitting a BUG() or assertion error"
 750         default n
 751         help
 752           If enabled, coreboot will call hlt() on a BUG() or failed ASSERT().
 753
 754 config HAVE_DEBUG_GPIO
 755         bool
 756
 757 config DEBUG_GPIO
 758         bool "Output verbose GPIO debug messages"
 759         depends on HAVE_DEBUG_GPIO
 760
 761 config DEBUG_CBFS
 762         bool "Output verbose CBFS debug messages"
 763         default n
 764         help
 765           This option enables additional CBFS related debug messages.
 766
 767 config HAVE_DEBUG_RAM_SETUP
 768         def_bool n
 769
 770 config DEBUG_RAM_SETUP
 771         bool "Output verbose RAM init debug messages"
 772         default n
 773         depends on HAVE_DEBUG_RAM_SETUP
 774         help
 775           This option enables additional RAM init related debug messages.
 776           It is recommended to enable this when debugging issues on your
 777           board which might be RAM init related.
 778
 779           Note: This option will increase the size of the coreboot image.
 780
 781           If unsure, say N.
 782
 783 config DEBUG_PIRQ
 784         bool "Check PIRQ table consistency"
 785         default n
 786         depends on GENERATE_PIRQ_TABLE
 787         help
 788           If unsure, say N.
 789
 790 config HAVE_DEBUG_SMBUS
 791         def_bool n
 792
 793 config DEBUG_SMBUS
 794         bool "Output verbose SMBus debug messages"
 795         default n
 796         depends on HAVE_DEBUG_SMBUS
 797         help
 798           This option enables additional SMBus (and SPD) debug messages.
 799
 800           Note: This option will increase the size of the coreboot image.
 801
 802           If unsure, say N.
 803
 804 config DEBUG_SMI
 805         bool "Output verbose SMI debug messages"
 806         default n
 807         depends on HAVE_SMI_HANDLER
 808         select SPI_FLASH_SMM if SPI_CONSOLE || CONSOLE_SPI_FLASH
 809         help
 810           This option enables additional SMI related debug messages.
 811
 812           Note: This option will increase the size of the coreboot image.
 813
 814           If unsure, say N.
 815
 816 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 817 # printk(BIOS_DEBUG, ...) calls.
 818 config DEBUG_MALLOC
 819         prompt "Output verbose malloc debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 820         bool
 821         default n
 822         help
 823           This option enables additional malloc related debug messages.
 824
 825           Note: This option will increase the size of the coreboot image.
 826
 827           If unsure, say N.
 828
 829 config DEBUG_CONSOLE_INIT
 830         bool "Debug console initialisation code"
 831         default n
 832         help
 833           With this option printk()'s are attempted before console hardware
 834           initialisation has been completed. Your mileage may vary.
 835
 836           Typically you will need to modify source in console_hw_init() such
 837           that a working console appears before the one you want to debug.
 838
 839           If unsure, say N.
 840
 841 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 842 # printk(BIOS_DEBUG, ...) calls.
 843 config REALMODE_DEBUG
 844         prompt "Enable debug messages for option ROM execution" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 845         bool
 846         default n
 847         depends on PCI_OPTION_ROM_RUN_REALMODE
 848         help
 849           This option enables additional x86emu related debug messages.
 850
 851           Note: This option will increase the time to emulate a ROM.
 852
 853           If unsure, say N.
 854
 855 config X86EMU_DEBUG
 856         bool "Output verbose x86emu debug messages"
 857         default n
 858         depends on PCI_OPTION_ROM_RUN_YABEL
 859         help
 860           This option enables additional x86emu related debug messages.
 861
 862           Note: This option will increase the size of the coreboot image.
 863
 864           If unsure, say N.
 865
 866 config X86EMU_DEBUG_JMP
 867         bool "Trace JMP/RETF"
 868         default n
 869         depends on X86EMU_DEBUG
 870         help
 871           Print information about JMP and RETF opcodes from x86emu.
 872
 873           Note: This option will increase the size of the coreboot image.
 874
 875           If unsure, say N.
 876
 877 config X86EMU_DEBUG_TRACE
 878         bool "Trace all opcodes"
 879         default n
 880         depends on X86EMU_DEBUG
 881         help
 882           Print _all_ opcodes that are executed by x86emu.
 883
 884           WARNING: This will produce a LOT of output and take a long time.
 885
 886           Note: This option will increase the size of the coreboot image.
 887
 888           If unsure, say N.
 889
 890 config X86EMU_DEBUG_PNP
 891         bool "Log Plug&Play accesses"
 892         default n
 893         depends on X86EMU_DEBUG
 894         help
 895           Print Plug And Play accesses made by option ROMs.
 896
 897           Note: This option will increase the size of the coreboot image.
 898
 899           If unsure, say N.
 900
 901 config X86EMU_DEBUG_DISK
 902         bool "Log Disk I/O"
 903         default n
 904         depends on X86EMU_DEBUG
 905         help
 906           Print Disk I/O related messages.
 907
 908           Note: This option will increase the size of the coreboot image.
 909
 910           If unsure, say N.
 911
 912 config X86EMU_DEBUG_PMM
 913         bool "Log PMM"
 914         default n
 915         depends on X86EMU_DEBUG
 916         help
 917           Print messages related to POST Memory Manager (PMM).
 918
 919           Note: This option will increase the size of the coreboot image.
 920
 921           If unsure, say N.
 922
 923
 924 config X86EMU_DEBUG_VBE
 925         bool "Debug VESA BIOS Extensions"
 926         default n
 927         depends on X86EMU_DEBUG
 928         help
 929           Print messages related to VESA BIOS Extension (VBE) functions.
 930
 931           Note: This option will increase the size of the coreboot image.
 932
 933           If unsure, say N.
 934
 935 config X86EMU_DEBUG_INT10
 936         bool "Redirect INT10 output to console"
 937         default n
 938         depends on X86EMU_DEBUG
 939         help
 940           Let INT10 (i.e. character output) calls print messages to debug output.
 941
 942           Note: This option will increase the size of the coreboot image.
 943
 944           If unsure, say N.
 945
 946 config X86EMU_DEBUG_INTERRUPTS
 947         bool "Log intXX calls"
 948         default n
 949         depends on X86EMU_DEBUG
 950         help
 951           Print messages related to interrupt handling.
 952
 953           Note: This option will increase the size of the coreboot image.
 954
 955           If unsure, say N.
 956
 957 config X86EMU_DEBUG_CHECK_VMEM_ACCESS
 958         bool "Log special memory accesses"
 959         default n
 960         depends on X86EMU_DEBUG
 961         help
 962           Print messages related to accesses to certain areas of the virtual
 963           memory (e.g. BDA (BIOS Data Area) or interrupt vectors)
 964
 965           Note: This option will increase the size of the coreboot image.
 966
 967           If unsure, say N.
 968
 969 config X86EMU_DEBUG_MEM
 970         bool "Log all memory accesses"
 971         default n
 972         depends on X86EMU_DEBUG
 973         help
 974           Print memory accesses made by option ROM.
 975           Note: This also includes accesses to fetch instructions.
 976
 977           Note: This option will increase the size of the coreboot image.
 978
 979           If unsure, say N.
 980
 981 config X86EMU_DEBUG_IO
 982         bool "Log IO accesses"
 983         default n
 984         depends on X86EMU_DEBUG
 985         help
 986           Print I/O accesses made by option ROM.
 987
 988           Note: This option will increase the size of the coreboot image.
 989
 990           If unsure, say N.
 991
 992 config X86EMU_DEBUG_TIMINGS
 993         bool "Output timing information"
 994         default n
 995         depends on X86EMU_DEBUG && HAVE_MONOTONIC_TIMER
 996         help
 997           Print timing information needed by i915tool.
 998
 999           If unsure, say N.
1000
1001 config DEBUG_SPI_FLASH
1002         bool "Output verbose SPI flash debug messages"
1003         default n
1004         depends on SPI_FLASH
1005         help
1006           This option enables additional SPI flash related debug messages.
1007
1008 if SOUTHBRIDGE_INTEL_BD82X6X && DEFAULT_CONSOLE_LOGLEVEL_8
1009 # Only visible with the right southbridge and loglevel.
1010 config DEBUG_INTEL_ME
1011         bool "Verbose logging for Intel Management Engine"
1012         default n
1013         help
1014           Enable verbose logging for Intel Management Engine driver that
1015           is present on Intel 6-series chipsets.
1016 endif
1017
1018 config TRACE
1019         bool "Trace function calls"
1020         default n
1021         help
1022           If enabled, every function will print information to console once
1023           the function is entered. The syntax is ~0xaaaabbbb(0xccccdddd)
1024           the 0xaaaabbbb is the actual function and 0xccccdddd is EIP
1025           of calling function. Please note some printk related functions
1026           are omitted from trace to have good looking console dumps.
1027
1028 config DEBUG_COVERAGE
1029         bool "Debug code coverage"
1030         default n
1031         depends on COVERAGE
1032         help
1033           If enabled, the code coverage hooks in coreboot will output some
1034           information about the coverage data that is dumped.
1035
1036 config DEBUG_BOOT_STATE
1037         bool "Debug boot state machine"
1038         default n
1039         help
1040           Control debugging of the boot state machine.  When selected displays
1041           the state boundaries in ramstage.
1042
1043 config DEBUG_ADA_CODE
1044         bool "Compile debug code in Ada sources"
1045         default n
1046         help
1047           Add the compiler switch `-gnata` to compile code guarded by
1048           `pragma Debug`.
1049
1050 config HAVE_EM100_SUPPORT
1051         bool "Platform can support the Dediprog EM100 SPI emulator"
1052         help
1053           This is enabled by platforms which can support using the EM100.
1054
1055 config EM100
1056         bool "Configure image for EM100 usage"
1057         depends on HAVE_EM100_SUPPORT
1058         help
1059           The Dediprog EM100 SPI emulator allows fast loading of new SPI images
1060           over USB. However it only supports a maximum SPI clock of 20MHz and
1061           single data output. Enable this option to use a 20MHz SPI clock and
1062           disable "Dual Output Fast Read" Support.
1063
1064           On AMD platforms this changes the SPI speed at run-time if the
1065           mainboard code supports this. On supported Intel platforms this works
1066           by changing the settings in the descriptor.bin file.
1067
1068 endmenu
1069
1070
1071 ###############################################################################
1072 # Set variables with no prompt - these can be set anywhere, and putting at
1073 # the end of this file gives the most flexibility.
1074
1075 source "src/lib/Kconfig"
1076
1077 config ENABLE_APIC_EXT_ID
1078         bool
1079         default n
1080
1081 config WARNINGS_ARE_ERRORS
1082         bool
1083         default y
1084
1085 # The four POWER_BUTTON_DEFAULT_ENABLE, POWER_BUTTON_DEFAULT_DISABLE,
1086 # POWER_BUTTON_FORCE_ENABLE and POWER_BUTTON_FORCE_DISABLE options are
1087 # mutually exclusive. One of these options must be selected in the
1088 # mainboard Kconfig if the chipset supports enabling and disabling of
1089 # the power button. Chipset code uses the ENABLE_POWER_BUTTON option set
1090 # in mainboard/Kconfig to know if the button should be enabled or not.
1091
1092 config POWER_BUTTON_DEFAULT_ENABLE
1093         def_bool n
1094         help
1095           Select when the board has a power button which can optionally be
1096           disabled by the user.
1097
1098 config POWER_BUTTON_DEFAULT_DISABLE
1099         def_bool n
1100         help
1101           Select when the board has a power button which can optionally be
1102           enabled by the user, e.g. when the board ships with a jumper over
1103           the power switch contacts.
1104
1105 config POWER_BUTTON_FORCE_ENABLE
1106         def_bool n
1107         help
1108           Select when the board requires that the power button is always
1109           enabled.
1110
1111 config POWER_BUTTON_FORCE_DISABLE
1112         def_bool n
1113         help
1114           Select when the board requires that the power button is always
1115           disabled, e.g. when it has been hardwired to ground.
1116
1117 config POWER_BUTTON_IS_OPTIONAL
1118         bool
1119         default y if POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE
1120         default n if !(POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE)
1121         help
1122           Internal option that controls ENABLE_POWER_BUTTON visibility.
1123
1124 config REG_SCRIPT
1125         bool
1126         default n
1127         help
1128           Internal option that controls whether we compile in register scripts.
1129
1130 config MAX_REBOOT_CNT
1131         int
1132         default 3
1133         help
1134           Internal option that sets the maximum number of bootblock executions allowed
1135           with the normal image enabled before assuming the normal image is defective
1136           and switching to the fallback image.
1137
1138 config UNCOMPRESSED_RAMSTAGE
1139         bool
1140
1141 config NO_XIP_EARLY_STAGES
1142         bool
1143         default n if ARCH_X86
1144         default y
1145         help
1146           Identify if early stages are eXecute-In-Place(XIP).
1147
1148 config EARLY_CBMEM_LIST
1149         bool
1150         default n
1151         help
1152           Enable display of CBMEM during romstage and postcar.
1153
1154 config RELOCATABLE_MODULES
1155         bool
1156         help
1157           If RELOCATABLE_MODULES is selected then support is enabled for
1158           building relocatable modules in the RAM stage. Those modules can be
1159           loaded anywhere and all the relocations are handled automatically.
1160
1161 config NO_STAGE_CACHE
1162         bool
1163         default y if !HAVE_ACPI_RESUME || !RELOCATABLE_RAMSTAGE
1164         help
1165           Do not save any component in stage cache for resume path. On resume,
1166           all components would be read back from CBFS again.
1167
1168 config GENERIC_GPIO_LIB
1169         bool
1170         help
1171           If enabled, compile the generic GPIO library. A "generic" GPIO
1172           implies configurability usually found on SoCs, particularly the
1173           ability to control internal pull resistors.
1174
1175 config BOOTBLOCK_CUSTOM
1176         # To be selected by arch, SoC or mainboard if it does not want use the normal
1177         # src/lib/bootblock.c#main() C entry point.
1178         bool
1179
1180 config ROMCC_BOOTBLOCK
1181         bool
1182
1183 ###############################################################################
1184 # Set default values for symbols created before mainboards.  This allows the
1185 # option to be displayed in the general menu, but the default to be loaded in
1186 # the mainboard if desired.
1187 config COMPRESS_RAMSTAGE
1188         default y if !UNCOMPRESSED_RAMSTAGE
1189
1190 config COMPRESS_PRERAM_STAGES
1191         depends on !ARCH_X86
1192         default y
1193
1194 config INCLUDE_CONFIG_FILE
1195         default y
1196
1197 config BOOTSPLASH_FILE
1198         depends on BOOTSPLASH_IMAGE
1199         default "bootsplash.jpg"
1200
1201 config CBFS_SIZE
1202         default ROM_SIZE
1203
1204 config HAVE_BOOTBLOCK
1205         bool
1206         default y
1207
1208 config HAVE_VERSTAGE
1209         bool
1210         depends on VBOOT_SEPARATE_VERSTAGE
1211         default y
1212
1213 config HAVE_ROMSTAGE
1214         bool
1215         default y
1216
1217 config HAVE_RAMSTAGE
1218         bool
1219         default n if RAMPAYLOAD
1220         default y