src/Kconfig

   1 ## SPDX-License-Identifier: GPL-2.0-only
   2
   3 mainmenu "coreboot configuration"
   4
   5 menu "General setup"
   6
   7 config COREBOOT_BUILD
   8         bool
   9         default y
  10
  11 config LOCALVERSION
  12         string "Local version string"
  13         help
  14           Append an extra string to the end of the coreboot version.
  15
  16           This can be useful if, for instance, you want to append the
  17           respective board's hostname or some other identifying string to
  18           the coreboot version number, so that you can easily distinguish
  19           boot logs of different boards from each other.
  20
  21 config CONFIGURABLE_CBFS_PREFIX
  22         bool
  23         help
  24           Select this to prompt to use to configure the prefix for cbfs files.
  25
  26 choice
  27         prompt "CBFS prefix to use"
  28         depends on CONFIGURABLE_CBFS_PREFIX
  29         default CBFS_PREFIX_FALLBACK
  30
  31 config CBFS_PREFIX_FALLBACK
  32         bool "fallback"
  33
  34 config CBFS_PREFIX_NORMAL
  35         bool "normal"
  36
  37 config CBFS_PREFIX_DIY
  38         bool "Define your own cbfs prefix"
  39
  40 endchoice
  41
  42 config CBFS_PREFIX
  43         string "CBFS prefix to use" if CBFS_PREFIX_DIY
  44         default "fallback" if !CONFIGURABLE_CBFS_PREFIX || CBFS_PREFIX_FALLBACK
  45         default "normal" if CBFS_PREFIX_NORMAL
  46         help
  47           Select the prefix to all files put into the image. It's "fallback"
  48           by default, "normal" is a common alternative.
  49
  50 choice
  51         prompt "Compiler to use"
  52         default COMPILER_GCC
  53         help
  54           This option allows you to select the compiler used for building
  55           coreboot.
  56           You must build the coreboot crosscompiler for the board that you
  57           have selected.
  58
  59           To build all the GCC crosscompilers (takes a LONG time), run:
  60             make crossgcc
  61
  62           For help on individual architectures, run the command:
  63             make help_toolchain
  64
  65 config COMPILER_GCC
  66         bool "GCC"
  67         help
  68           Use the GNU Compiler Collection (GCC) to build coreboot.
  69
  70           For details see http://gcc.gnu.org.
  71
  72 config COMPILER_LLVM_CLANG
  73         bool "LLVM/clang"
  74         depends on ALLOW_EXPERIMENTAL_CLANG || ARCH_SUPPORTS_CLANG
  75         help
  76           Use LLVM/clang to build coreboot.  To use this, you must build the
  77           coreboot version of the clang compiler.  Run the command
  78             make clang
  79           Note that Clang is not currently working on all architectures.
  80
  81           For details see http://clang.llvm.org.
  82
  83 endchoice
  84
  85 config ARCH_SUPPORTS_CLANG
  86         bool
  87         help
  88           Opt-in flag for architectures that generally work well with CLANG.
  89           By default the option would be hidden.
  90
  91 config ALLOW_EXPERIMENTAL_CLANG
  92         bool "Allow experimental LLVM/Clang"
  93         depends on !ARCH_SUPPORTS_CLANG
  94         help
  95           On some architectures CLANG does not work that well.
  96           Use this only to try to get CLANG working.
  97
  98 config ANY_TOOLCHAIN
  99         bool "Allow building with any toolchain"
 100         default n
 101         help
 102           Many toolchains break when building coreboot since it uses quite
 103           unusual linker features. Unless developers explicitly request it,
 104           we'll have to assume that they use their distro compiler by mistake.
 105           Make sure that using patched compilers is a conscious decision.
 106
 107 config CCACHE
 108         bool "Use ccache to speed up (re)compilation"
 109         default n
 110         help
 111           Enables the use of ccache for faster builds.
 112
 113           Requires the ccache utility in your system $PATH.
 114
 115           For details see https://ccache.samba.org.
 116
 117 config FMD_GENPARSER
 118         bool "Generate flashmap descriptor parser using flex and bison"
 119         default n
 120         help
 121           Enable this option if you are working on the flashmap descriptor
 122           parser and made changes to fmd_scanner.l or fmd_parser.y.
 123
 124           Otherwise, say N to use the provided pregenerated scanner/parser.
 125
 126 config UTIL_GENPARSER
 127         bool "Generate parsers for bincfg, sconfig and kconfig locally"
 128         default n
 129         help
 130           Enable this option if you are working on the sconfig device tree
 131           parser or bincfg and made changes to the .l or .y files.
 132
 133           Otherwise, say N to use the provided pregenerated scanner/parser.
 134
 135 choice
 136         prompt "Option backend to use"
 137         default USE_MAINBOARD_SPECIFIC_OPTION_BACKEND if HAVE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 138         default USE_OPTION_TABLE if NVRAMCUI_SECONDARY_PAYLOAD
 139
 140 config OPTION_BACKEND_NONE
 141         bool "None"
 142
 143 config USE_OPTION_TABLE
 144         bool "Use CMOS for configuration values"
 145         depends on HAVE_OPTION_TABLE
 146         help
 147           Enable this option if coreboot shall read options from the "CMOS"
 148           NVRAM instead of using hard-coded values.
 149
 150 config USE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 151         bool "Use mainboard-specific option backend"
 152         depends on HAVE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 153         help
 154           Use a mainboard-specific mechanism to access runtime-configurable
 155           options.
 156
 157 endchoice
 158
 159 config STATIC_OPTION_TABLE
 160         bool "Load default configuration values into CMOS on each boot"
 161         depends on USE_OPTION_TABLE
 162         help
 163           Enable this option to reset "CMOS" NVRAM values to default on
 164           every boot.  Use this if you want the NVRAM configuration to
 165           never be modified from its default values.
 166
 167 config COMPRESS_RAMSTAGE
 168         bool "Compress ramstage with LZMA"
 169         depends on HAVE_RAMSTAGE
 170         # Default value set at the end of the file
 171         help
 172           Compress ramstage to save memory in the flash image.
 173
 174 config COMPRESS_PRERAM_STAGES
 175         bool "Compress romstage and verstage with LZ4"
 176         depends on !ARCH_X86 && (HAVE_ROMSTAGE || HAVE_VERSTAGE)
 177         # Default value set at the end of the file
 178         help
 179           Compress romstage and (if it exists) verstage with LZ4 to save flash
 180           space and speed up boot, since the time for reading the image from SPI
 181           (and in the vboot case verifying it) is usually much greater than the
 182           time spent decompressing. Doesn't work for XIP stages (assume all
 183           ARCH_X86 for now) for obvious reasons.
 184
 185 config COMPRESS_BOOTBLOCK
 186         bool
 187         depends on HAVE_BOOTBLOCK
 188         help
 189           This option can be used to compress the bootblock with LZ4 and attach
 190           a small self-decompression stub to its front. This can drastically
 191           reduce boot time on platforms where the bootblock is loaded over a
 192           very slow connection and bootblock size trumps all other factors for
 193           speed. Since using this option usually requires changes to the
 194           SoC memlayout and possibly extra support code, it should not be
 195           user-selectable. (There's no real point in offering this to the user
 196           anyway... if it works and saves boot time, you would always want it.)
 197
 198 config INCLUDE_CONFIG_FILE
 199         bool "Include the coreboot .config file into the ROM image"
 200         # Default value set at the end of the file
 201         help
 202           Include the .config file that was used to compile coreboot
 203           in the (CBFS) ROM image. This is useful if you want to know which
 204           options were used to build a specific coreboot.rom image.
 205
 206           Saying Y here will increase the image size by 2-3KB.
 207
 208           You can use the following command to easily list the options:
 209
 210             grep -a CONFIG_ coreboot.rom
 211
 212           Alternatively, you can also use cbfstool to print the image
 213           contents (including the raw 'config' item we're looking for).
 214
 215           Example:
 216
 217             $ cbfstool coreboot.rom print
 218             coreboot.rom: 4096 kB, bootblocksize 1008, romsize 4194304,
 219                                                        offset 0x0
 220             Alignment: 64 bytes
 221
 222             Name                           Offset     Type         Size
 223             cmos_layout.bin                0x0        CMOS layout  1159
 224             fallback/romstage              0x4c0      stage        339756
 225             fallback/ramstage              0x53440    stage        186664
 226             fallback/payload               0x80dc0    payload      51526
 227             config                         0x8d740    raw          3324
 228             (empty)                        0x8e480    null         3610440
 229
 230 config COLLECT_TIMESTAMPS
 231         bool "Create a table of timestamps collected during boot"
 232         default y if ARCH_X86
 233         help
 234           Make coreboot create a table of timer-ID/timer-value pairs to
 235           allow measuring time spent at different phases of the boot process.
 236
 237 config TIMESTAMPS_ON_CONSOLE
 238         bool "Print the timestamp values on the console"
 239         default n
 240         depends on COLLECT_TIMESTAMPS
 241         help
 242           Print the timestamps to the debug console if enabled at level info.
 243
 244 config USE_BLOBS
 245         bool "Allow use of binary-only repository"
 246         default y
 247         help
 248           This draws in the blobs repository, which contains binary files that
 249           might be required for some chipsets or boards.
 250           This flag ensures that a "Free" option remains available for users.
 251
 252 config USE_AMD_BLOBS
 253         bool "Allow AMD blobs repository (with license agreement)"
 254         depends on USE_BLOBS
 255         help
 256           This draws in the amd_blobs repository, which contains binary files
 257           distributed by AMD, including VBIOS, PSP bootloaders, SMU firmwares,
 258           etc.  Selecting this item to download or clone the repo implies your
 259           agreement to the AMD license agreement.  A copy of the license text
 260           may be reviewed by reading Documentation/soc/amd/amdblobs_license.md,
 261           and your copy of the license is present in the repo once downloaded.
 262
 263           Note that for some products, omitting PSP, SMU images, or other items
 264           may result in a nonbooting coreboot.rom.
 265
 266 config USE_QC_BLOBS
 267         bool "Allow QC blobs repository (selecting this agrees to the license!)"
 268         depends on USE_BLOBS
 269         help
 270           This draws in the qc_blobs repository, which contains binary files
 271           distributed by Qualcomm that are required to build firmware for
 272           certain Qualcomm SoCs (including QcLib, QC-SEC, qtiseclib and QUP
 273           firmware). If you say Y here you are implicitly agreeing to the
 274           Qualcomm license agreement which can be found at:
 275           https://review.coreboot.org/cgit/qc_blobs.git/tree/LICENSE
 276
 277           *****************************************************
 278           PLEASE MAKE SURE YOU READ AND AGREE TO ALL TERMS IN
 279           ABOVE LICENSE AGREEMENT BEFORE SELECTING THIS OPTION!
 280           *****************************************************
 281
 282           Not selecting this option means certain Qualcomm SoCs and related
 283           mainboards cannot be built and will be hidden from the "Mainboards"
 284           section.
 285
 286 config COVERAGE
 287         bool "Code coverage support"
 288         depends on COMPILER_GCC
 289         help
 290           Add code coverage support for coreboot. This will store code
 291           coverage information in CBMEM for extraction from user space.
 292           If unsure, say N.
 293
 294 config UBSAN
 295         bool "Undefined behavior sanitizer support"
 296         default n
 297         help
 298           Instrument the code with checks for undefined behavior. If unsure,
 299           say N because it adds a small performance penalty and may abort
 300           on code that happens to work in spite of the UB.
 301
 302 config HAVE_ASAN_IN_ROMSTAGE
 303         bool
 304         default n
 305
 306 config ASAN_IN_ROMSTAGE
 307         bool
 308         default n
 309         help
 310           Enable address sanitizer in romstage for platform.
 311
 312 config HAVE_ASAN_IN_RAMSTAGE
 313         bool
 314         default n
 315
 316 config ASAN_IN_RAMSTAGE
 317         bool
 318         default n
 319         help
 320           Enable address sanitizer in ramstage for platform.
 321
 322 config ASAN
 323         bool "Address sanitizer support"
 324         default n
 325         select ASAN_IN_ROMSTAGE if HAVE_ASAN_IN_ROMSTAGE
 326         select ASAN_IN_RAMSTAGE if HAVE_ASAN_IN_RAMSTAGE
 327         depends on COMPILER_GCC
 328         help
 329           Enable address sanitizer - runtime memory debugger,
 330           designed to find out-of-bounds accesses and use-after-scope bugs.
 331
 332           This feature consumes up to 1/8 of available memory and brings about
 333           ~1.5x performance slowdown.
 334
 335           If unsure, say N.
 336
 337 if ASAN
 338         comment "Before using this feature, make sure that           "
 339         comment "asan_shadow_offset_callback patch is applied to GCC."
 340 endif
 341
 342 choice
 343         prompt "Stage Cache for ACPI S3 resume"
 344         default NO_STAGE_CACHE if !HAVE_ACPI_RESUME
 345         default TSEG_STAGE_CACHE if SMM_TSEG
 346
 347 config NO_STAGE_CACHE
 348         bool "Disabled"
 349         help
 350           Do not save any component in stage cache for resume path. On resume,
 351           all components would be read back from CBFS again.
 352
 353 config TSEG_STAGE_CACHE
 354         bool "TSEG"
 355         depends on SMM_TSEG
 356         help
 357           The option enables stage cache support for platform. Platform
 358           can stash copies of postcar, ramstage and raw runtime data
 359           inside SMM TSEG, to be restored on S3 resume path.
 360
 361 config CBMEM_STAGE_CACHE
 362         bool "CBMEM"
 363         depends on !SMM_TSEG
 364         help
 365           The option enables stage cache support for platform. Platform
 366           can stash copies of postcar, ramstage and raw runtime data
 367           inside CBMEM.
 368
 369           While the approach is faster than reloading stages from boot media
 370           it is also a possible attack scenario via which OS can possibly
 371           circumvent SMM locks and SPI write protections.
 372
 373           If unsure, select 'N'
 374
 375 endchoice
 376
 377 config UPDATE_IMAGE
 378         bool "Update existing coreboot.rom image"
 379         help
 380           If this option is enabled, no new coreboot.rom file
 381           is created. Instead it is expected that there already
 382           is a suitable file for further processing.
 383           The bootblock will not be modified.
 384
 385           If unsure, select 'N'
 386
 387 config BOOTSPLASH_IMAGE
 388         bool "Add a bootsplash image"
 389         help
 390           Select this option if you have a bootsplash image that you would
 391           like to add to your ROM.
 392
 393           This will only add the image to the ROM. To actually run it check
 394           options under 'Display' section.
 395
 396 config BOOTSPLASH_FILE
 397         string "Bootsplash path and filename"
 398         depends on BOOTSPLASH_IMAGE
 399         # Default value set at the end of the file
 400         help
 401           The path and filename of the file to use as graphical bootsplash
 402           screen. The file format has to be jpg.
 403
 404 config FW_CONFIG
 405         bool "Firmware Configuration Probing"
 406         default n
 407         help
 408           Enable support for probing devices with fw_config.  This is a simple
 409           bitmask broken into fields and options for probing.
 410
 411 config FW_CONFIG_SOURCE_CHROMEEC_CBI
 412         bool "Obtain Firmware Configuration value from Google Chrome EC CBI"
 413         depends on FW_CONFIG && EC_GOOGLE_CHROMEEC
 414         default n
 415         help
 416           This option tells coreboot to read the firmware configuration value
 417           from the Google Chrome Embedded Controller CBI interface.  This source
 418           is not tried if FW_CONFIG_SOURCE_CBFS is enabled and the value was
 419           found in CBFS.
 420
 421 config FW_CONFIG_SOURCE_CBFS
 422         bool "Obtain Firmware Configuration value from CBFS"
 423         depends on FW_CONFIG
 424         default n
 425         help
 426           With this option enabled coreboot will look for the 32bit firmware
 427           configuration value in CBFS at the selected prefix with the file name
 428           "fw_config".  This option will override other sources and allow the
 429           local image to preempt the mainboard selected source and can be used as
 430           FW_CONFIG_SOURCE_CHROMEEC_CBI fallback option.
 431
 432 config FW_CONFIG_SOURCE_VPD
 433         bool "Obtain Firmware Configuration value from VPD"
 434         depends on FW_CONFIG && VPD
 435         default n
 436         help
 437           With this option enabled coreboot will look for the 32bit firmware
 438           configuration value in VPD key name "fw_config".  This option will
 439           override other sources and allow the local image to preempt the mainboard
 440           selected source and can be used for other FW_CONFIG_SOURCEs fallback option.
 441
 442 config HAVE_RAMPAYLOAD
 443         bool
 444
 445 config RAMPAYLOAD
 446         bool "Enable coreboot flow without executing ramstage"
 447         default y if ARCH_X86
 448         depends on HAVE_RAMPAYLOAD
 449         help
 450           If this option is enabled, coreboot flow will skip ramstage
 451           loading and execution of ramstage to load payload.
 452
 453           Instead it is expected to load payload from postcar stage itself.
 454
 455           In this flow coreboot will perform basic x86 initialization
 456           (DRAM resource allocation), MTRR programming,
 457           Skip PCI enumeration logic and only allocate BAR for fixed devices
 458           (bootable devices, TPM over GSPI).
 459
 460 config HAVE_CONFIGURABLE_RAMSTAGE
 461         bool
 462
 463 config CONFIGURABLE_RAMSTAGE
 464         bool "Enable a configurable ramstage."
 465         default y if ARCH_X86
 466         depends on HAVE_CONFIGURABLE_RAMSTAGE
 467         help
 468           A configurable ramstage allows you to select which parts of the ramstage
 469           to run. Currently, we can only select a minimal PCI scanning step.
 470           The minimal PCI scanning will only check those parts that are enabled
 471           in the devicetree.cb. By convention none of those devices should be bridges.
 472
 473 config MINIMAL_PCI_SCANNING
 474         bool "Enable minimal PCI scanning"
 475         depends on CONFIGURABLE_RAMSTAGE && PCI
 476         help
 477           If this option is enabled, coreboot will scan only PCI devices
 478           marked as mandatory in devicetree.cb
 479
 480 menu "Software Bill Of Materials (SBOM)"
 481
 482 source "src/sbom/Kconfig"
 483
 484 endmenu
 485 endmenu
 486
 487 menu "Mainboard"
 488
 489 source "src/mainboard/Kconfig"
 490
 491 config DEVICETREE
 492         string
 493         default "devicetree.cb"
 494         help
 495           This symbol allows mainboards to select a different file under their
 496           mainboard directory for the devicetree.cb file.  This allows the board
 497           variants that need different devicetrees to be in the same directory.
 498
 499           Examples: "devicetree.variant.cb"
 500                     "variant/devicetree.cb"
 501
 502 config OVERRIDE_DEVICETREE
 503         string
 504         default ""
 505         help
 506           This symbol allows variants to provide an override devicetree file to
 507           override the registers and/or add new devices on top of the ones
 508           provided by baseboard devicetree using CONFIG_DEVICETREE.
 509
 510           Examples: "devicetree.variant-override.cb"
 511                     "variant/devicetree-override.cb"
 512
 513 config FMDFILE
 514         string "fmap description file in fmd format"
 515         default "src/mainboard/\$(CONFIG_MAINBOARD_DIR)/chromeos.fmd" if CHROMEOS
 516         default ""
 517         help
 518           The build system creates a default FMAP from ROM_SIZE and CBFS_SIZE,
 519           but in some cases more complex setups are required.
 520           When an fmd is specified, it overrides the default format.
 521
 522 config CBFS_SIZE
 523         hex "Size of CBFS filesystem in ROM"
 524         depends on FMDFILE = ""
 525         # Default value set at the end of the file
 526         help
 527           This is the part of the ROM actually managed by CBFS, located at the
 528           end of the ROM (passed through cbfstool -o) on x86 and at at the start
 529           of the ROM (passed through cbfstool -s) everywhere else. It defaults
 530           to span the whole ROM on all but Intel systems that use an Intel Firmware
 531           Descriptor.  It can be overridden to make coreboot live alongside other
 532           components like ChromeOS's vboot/FMAP or Intel's IFD / ME / TXE
 533           binaries. This symbol should only be used to generate a default FMAP and
 534           is unused when a non-default fmd file is provided via CONFIG_FMDFILE.
 535
 536 endmenu
 537
 538 # load site-local kconfig to allow user specific defaults and overrides
 539 source "site-local/Kconfig"
 540
 541 config SYSTEM_TYPE_LAPTOP
 542         default n
 543         bool
 544
 545 config SYSTEM_TYPE_TABLET
 546         default n
 547         bool
 548
 549 config SYSTEM_TYPE_DETACHABLE
 550         default n
 551         bool
 552
 553 config SYSTEM_TYPE_CONVERTIBLE
 554         default n
 555         bool
 556
 557 config CBFS_AUTOGEN_ATTRIBUTES
 558         default n
 559         bool
 560         help
 561           If this option is selected, every file in cbfs which has a constraint
 562           regarding position or alignment will get an additional file attribute
 563           which describes this constraint.
 564
 565 menu "Chipset"
 566
 567 comment "SoC"
 568 source "src/soc/*/*/Kconfig"
 569 source "src/soc/*/*/Kconfig.common"
 570 comment "CPU"
 571 source "src/cpu/Kconfig"
 572 comment "Northbridge"
 573 source "src/northbridge/*/*/Kconfig"
 574 source "src/northbridge/*/*/Kconfig.common"
 575 comment "Southbridge"
 576 source "src/southbridge/*/*/Kconfig"
 577 source "src/southbridge/*/*/Kconfig.common"
 578 comment "Super I/O"
 579 source "src/superio/*/*/Kconfig"
 580 comment "Embedded Controllers"
 581 source "src/ec/acpi/Kconfig"
 582 source "src/ec/*/*/Kconfig"
 583
 584 source "src/southbridge/intel/common/firmware/Kconfig"
 585 source "src/vendorcode/*/Kconfig"
 586
 587 source "src/arch/*/Kconfig"
 588
 589 config CHIPSET_DEVICETREE
 590         string
 591         default ""
 592         help
 593           This symbol allows a chipset to provide a set of default settings in
 594           a devicetree which are common to all mainboards. This may include
 595           devices (including alias names), chip drivers, register settings,
 596           and others. This path is relative to the src/ directory.
 597
 598           Example: "chipset.cb"
 599
 600 endmenu
 601
 602 source "src/device/Kconfig"
 603
 604 menu "Generic Drivers"
 605 source "src/drivers/*/Kconfig"
 606 source "src/drivers/*/*/Kconfig"
 607 source "src/drivers/*/*/*/Kconfig"
 608 source "src/commonlib/storage/Kconfig"
 609 endmenu
 610
 611 menu "Security"
 612
 613 source "src/security/Kconfig"
 614 source "src/vendorcode/eltan/security/Kconfig"
 615
 616 endmenu
 617
 618 source "src/acpi/Kconfig"
 619
 620 # This option is for the current boards/chipsets where SPI flash
 621 # is not the boot device. Currently nearly all boards/chipsets assume
 622 # SPI flash is the boot device.
 623 config BOOT_DEVICE_NOT_SPI_FLASH
 624         bool
 625         default n
 626
 627 config BOOT_DEVICE_SPI_FLASH
 628         bool
 629         default y if !BOOT_DEVICE_NOT_SPI_FLASH
 630         default n
 631
 632 config BOOT_DEVICE_MEMORY_MAPPED
 633         bool
 634         default y if ARCH_X86 && BOOT_DEVICE_SPI_FLASH
 635         default n
 636         help
 637           Inform system if SPI is memory-mapped or not.
 638
 639 config BOOT_DEVICE_SUPPORTS_WRITES
 640         bool
 641         default n
 642         help
 643           Indicate that the platform has writable boot device
 644           support.
 645
 646 config RTC
 647         bool
 648         default n
 649
 650 config HEAP_SIZE
 651         hex
 652         default 0x100000 if FLATTENED_DEVICE_TREE
 653         default 0x4000
 654
 655 config STACK_SIZE
 656         hex
 657         default 0x2000 if ARCH_X86
 658         default 0x0
 659
 660 config MAX_CPUS
 661         int
 662         default 1
 663
 664 source "src/console/Kconfig"
 665
 666 config HAVE_ACPI_RESUME
 667         bool
 668         default n
 669
 670 config DISABLE_ACPI_HIBERNATE
 671         bool
 672         default n
 673         help
 674           Removes S4 from the available sleepstates
 675
 676 config RESUME_PATH_SAME_AS_BOOT
 677         bool
 678         default y if ARCH_X86
 679         depends on HAVE_ACPI_RESUME
 680         help
 681           This option indicates that when a system resumes it takes the
 682           same path as a regular boot. e.g. an x86 system runs from the
 683           reset vector at 0xfffffff0 on both resume and warm/cold boot.
 684
 685 config NO_MONOTONIC_TIMER
 686         def_bool n
 687
 688 config HAVE_MONOTONIC_TIMER
 689         bool
 690         depends on !NO_MONOTONIC_TIMER
 691         default y
 692         help
 693          The board/chipset provides a monotonic timer.
 694
 695 config GENERIC_UDELAY
 696         bool
 697         depends on HAVE_MONOTONIC_TIMER
 698         default y if !ARCH_X86
 699         help
 700          The board/chipset uses a generic udelay function utilizing the
 701          monotonic timer.
 702
 703 config TIMER_QUEUE
 704         def_bool n
 705         depends on HAVE_MONOTONIC_TIMER
 706         help
 707           Provide a timer queue for performing time-based callbacks.
 708
 709 config COOP_MULTITASKING
 710         def_bool n
 711         select TIMER_QUEUE
 712         depends on ARCH_X86 && CPU_INFO_V2
 713         help
 714           Cooperative multitasking allows callbacks to be multiplexed on the
 715           main thread. With this enabled it allows for multiple execution paths
 716           to take place when they have udelay() calls within their code.
 717
 718 config NUM_THREADS
 719         int
 720         default 4
 721         depends on COOP_MULTITASKING
 722         help
 723           How many execution threads to cooperatively multitask with.
 724
 725 config HAVE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 726         bool
 727         help
 728           Selected by mainboards which implement a mainboard-specific mechanism
 729           to access the values for runtime-configurable options. For example, a
 730           custom BMC interface or an EEPROM with an externally-imposed layout.
 731
 732 config HAVE_OPTION_TABLE
 733         bool
 734         default n
 735         help
 736           This variable specifies whether a given board has a cmos.layout
 737           file containing NVRAM/CMOS bit definitions.
 738           It defaults to 'n' but can be selected in mainboard/*/Kconfig.
 739
 740 config CMOS_LAYOUT_FILE
 741         string
 742         default "src/mainboard/\$(MAINBOARDDIR)/cmos.layout"
 743         depends on HAVE_OPTION_TABLE
 744
 745 config PCI_IO_CFG_EXT
 746         bool
 747         default n
 748
 749 config IOAPIC
 750         bool
 751         default y if SMP
 752         default n
 753
 754 config USE_WATCHDOG_ON_BOOT
 755         bool
 756         default n
 757
 758 config GFXUMA
 759         bool
 760         default n
 761         help
 762           Enable Unified Memory Architecture for graphics.
 763
 764 config HAVE_MP_TABLE
 765         bool
 766         help
 767           This variable specifies whether a given board has MP table support.
 768           It is usually set in mainboard/*/Kconfig.
 769           Whether or not the MP table is actually generated by coreboot
 770           is configurable by the user via GENERATE_MP_TABLE.
 771
 772 config HAVE_PIRQ_TABLE
 773         bool
 774         help
 775           This variable specifies whether a given board has PIRQ table support.
 776           It is usually set in mainboard/*/Kconfig.
 777           Whether or not the PIRQ table is actually generated by coreboot
 778           is configurable by the user via GENERATE_PIRQ_TABLE.
 779
 780 config ACPI_NHLT
 781         bool
 782         default n
 783         help
 784           Build support for NHLT (non HD Audio) ACPI table generation.
 785
 786 #These Options are here to avoid "undefined" warnings.
 787 #The actual selection and help texts are in the following menu.
 788
 789 menu "System tables"
 790
 791 config GENERATE_MP_TABLE
 792         prompt "Generate an MP table" if HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 793         bool
 794         default HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 795         help
 796           Generate an MP table (conforming to the Intel MultiProcessor
 797           specification 1.4) for this board.
 798
 799           If unsure, say Y.
 800
 801 config GENERATE_PIRQ_TABLE
 802         prompt "Generate a PIRQ table" if HAVE_PIRQ_TABLE
 803         bool
 804         default HAVE_PIRQ_TABLE
 805         help
 806           Generate a PIRQ table for this board.
 807
 808           If unsure, say Y.
 809
 810 config GENERATE_SMBIOS_TABLES
 811         depends on ARCH_X86
 812         bool "Generate SMBIOS tables"
 813         default y
 814         help
 815           Generate SMBIOS tables for this board.
 816
 817           If unsure, say Y.
 818
 819 config SMBIOS_TYPE41_PROVIDED_BY_DEVTREE
 820         bool
 821         depends on ARCH_X86
 822         help
 823           If enabled, only generate SMBIOS Type 41 entries for PCI devices in
 824           the devicetree for which Type 41 information is provided, e.g. with
 825           the `smbios_dev_info` devicetree syntax. This is useful to manually
 826           assign specific instance IDs to onboard devices irrespective of the
 827           device traversal order. It is assumed that instance IDs for devices
 828           of the same class are unique.
 829           When disabled, coreboot autogenerates SMBIOS Type 41 entries for all
 830           appropriate PCI devices in the devicetree. Instance IDs are assigned
 831           successive numbers from a monotonically increasing counter, with one
 832           counter for each device class.
 833
 834 config SMBIOS_PROVIDED_BY_MOBO
 835         bool
 836         default n
 837
 838 config MAINBOARD_SERIAL_NUMBER
 839         prompt "SMBIOS Serial Number" if !SMBIOS_PROVIDED_BY_MOBO
 840         string
 841         depends on GENERATE_SMBIOS_TABLES
 842         default "123456789"
 843         help
 844           The Serial Number to store in SMBIOS structures.
 845
 846 config MAINBOARD_VERSION
 847         prompt "SMBIOS Version Number" if !SMBIOS_PROVIDED_BY_MOBO
 848         string
 849         depends on GENERATE_SMBIOS_TABLES
 850         default "1.0"
 851         help
 852           The Version Number to store in SMBIOS structures.
 853
 854 config MAINBOARD_SMBIOS_MANUFACTURER
 855         prompt "SMBIOS Manufacturer" if !SMBIOS_PROVIDED_BY_MOBO
 856         string
 857         depends on GENERATE_SMBIOS_TABLES
 858         default MAINBOARD_VENDOR
 859         help
 860           Override the default Manufacturer stored in SMBIOS structures.
 861
 862 config MAINBOARD_SMBIOS_PRODUCT_NAME
 863         prompt "SMBIOS Product name" if !SMBIOS_PROVIDED_BY_MOBO
 864         string
 865         depends on GENERATE_SMBIOS_TABLES
 866         default MAINBOARD_PART_NUMBER
 867         help
 868           Override the default Product name stored in SMBIOS structures.
 869
 870 config VPD_SMBIOS_VERSION
 871         bool "Populates SMBIOS type 0 version from the VPD_RO variable 'firmware_version'"
 872         default n
 873         depends on VPD && GENERATE_SMBIOS_TABLES
 874         help
 875           Selecting this option will read firmware_version from
 876           VPD_RO and override SMBIOS type 0 version. One special
 877           scenario of using this feature is to assign a BIOS version
 878           to a coreboot image without the need to rebuild from source.
 879
 880 endmenu
 881
 882 source "payloads/Kconfig"
 883
 884 menu "Debugging"
 885
 886 comment "CPU Debug Settings"
 887 source "src/cpu/*/Kconfig.debug_cpu"
 888
 889 comment "BLOB Debug Settings"
 890 source "src/drivers/intel/fsp*/Kconfig.debug_blob"
 891
 892 comment "General Debug Settings"
 893
 894 # TODO: Better help text and detailed instructions.
 895 config GDB_STUB
 896         bool "GDB debugging support"
 897         default n
 898         depends on DRIVERS_UART
 899         help
 900           If enabled, you will be able to set breakpoints for gdb debugging.
 901           See src/arch/x86/c_start.S for details.
 902
 903 config GDB_WAIT
 904         bool "Wait for a GDB connection in the ramstage"
 905         default n
 906         depends on GDB_STUB
 907         help
 908           If enabled, coreboot will wait for a GDB connection in the ramstage.
 909
 910
 911 config FATAL_ASSERTS
 912         bool "Halt when hitting a BUG() or assertion error"
 913         default n
 914         help
 915           If enabled, coreboot will call hlt() on a BUG() or failed ASSERT().
 916
 917 config HAVE_DEBUG_GPIO
 918         bool
 919
 920 config DEBUG_GPIO
 921         bool "Output verbose GPIO debug messages"
 922         depends on HAVE_DEBUG_GPIO
 923
 924 config DEBUG_CBFS
 925         bool "Output verbose CBFS debug messages"
 926         default n
 927         help
 928           This option enables additional CBFS related debug messages.
 929
 930 config HAVE_DEBUG_RAM_SETUP
 931         def_bool n
 932
 933 config DEBUG_RAM_SETUP
 934         bool "Output verbose RAM init debug messages"
 935         default n
 936         depends on HAVE_DEBUG_RAM_SETUP
 937         help
 938           This option enables additional RAM init related debug messages.
 939           It is recommended to enable this when debugging issues on your
 940           board which might be RAM init related.
 941
 942           Note: This option will increase the size of the coreboot image.
 943
 944           If unsure, say N.
 945
 946 config DEBUG_PIRQ
 947         bool "Check PIRQ table consistency"
 948         default n
 949         depends on GENERATE_PIRQ_TABLE
 950         help
 951           If unsure, say N.
 952
 953 config HAVE_DEBUG_SMBUS
 954         def_bool n
 955
 956 config DEBUG_SMBUS
 957         bool "Output verbose SMBus debug messages"
 958         default n
 959         depends on HAVE_DEBUG_SMBUS
 960         help
 961           This option enables additional SMBus (and SPD) debug messages.
 962
 963           Note: This option will increase the size of the coreboot image.
 964
 965           If unsure, say N.
 966
 967 config DEBUG_SMI
 968         bool "Output verbose SMI debug messages"
 969         default n
 970         depends on HAVE_SMI_HANDLER
 971         select SPI_FLASH_SMM if EM100PRO_SPI_CONSOLE || CONSOLE_SPI_FLASH
 972         help
 973           This option enables additional SMI related debug messages.
 974
 975           Note: This option will increase the size of the coreboot image.
 976
 977           If unsure, say N.
 978
 979 config DEBUG_PERIODIC_SMI
 980         bool "Trigger SMI periodically"
 981         depends on DEBUG_SMI
 982
 983 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 984 # printk(BIOS_DEBUG, ...) calls.
 985 config DEBUG_MALLOC
 986         prompt "Output verbose malloc debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
 987         bool
 988         default n
 989         help
 990           This option enables additional malloc related debug messages.
 991
 992           Note: This option will increase the size of the coreboot image.
 993
 994           If unsure, say N.
 995
 996 # Only visible if DEBUG_SPEW (8) is set.
 997 config DEBUG_RESOURCES
 998         bool "Output verbose PCI MEM and IO resource debug messages" if DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
 999         default n
1000         help
1001           This option enables additional PCI memory and IO debug messages.
1002           Note: This option will increase the size of the coreboot image.
1003           If unsure, say N.
1004
1005 config DEBUG_CONSOLE_INIT
1006         bool "Debug console initialisation code"
1007         default n
1008         help
1009           With this option printk()'s are attempted before console hardware
1010           initialisation has been completed. Your mileage may vary.
1011
1012           Typically you will need to modify source in console_hw_init() such
1013           that a working console appears before the one you want to debug.
1014
1015           If unsure, say N.
1016
1017 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
1018 # printk(BIOS_DEBUG, ...) calls.
1019 config REALMODE_DEBUG
1020         prompt "Enable debug messages for option ROM execution" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
1021         bool
1022         default n
1023         depends on PCI_OPTION_ROM_RUN_REALMODE
1024         help
1025           This option enables additional x86emu related debug messages.
1026
1027           Note: This option will increase the time to emulate a ROM.
1028
1029           If unsure, say N.
1030
1031 config X86EMU_DEBUG
1032         bool "Output verbose x86emu debug messages"
1033         default n
1034         depends on PCI_OPTION_ROM_RUN_YABEL
1035         help
1036           This option enables additional x86emu related debug messages.
1037
1038           Note: This option will increase the size of the coreboot image.
1039
1040           If unsure, say N.
1041
1042 config X86EMU_DEBUG_JMP
1043         bool "Trace JMP/RETF"
1044         default n
1045         depends on X86EMU_DEBUG
1046         help
1047           Print information about JMP and RETF opcodes from x86emu.
1048
1049           Note: This option will increase the size of the coreboot image.
1050
1051           If unsure, say N.
1052
1053 config X86EMU_DEBUG_TRACE
1054         bool "Trace all opcodes"
1055         default n
1056         depends on X86EMU_DEBUG
1057         help
1058           Print _all_ opcodes that are executed by x86emu.
1059
1060           WARNING: This will produce a LOT of output and take a long time.
1061
1062           Note: This option will increase the size of the coreboot image.
1063
1064           If unsure, say N.
1065
1066 config X86EMU_DEBUG_PNP
1067         bool "Log Plug&Play accesses"
1068         default n
1069         depends on X86EMU_DEBUG
1070         help
1071           Print Plug And Play accesses made by option ROMs.
1072
1073           Note: This option will increase the size of the coreboot image.
1074
1075           If unsure, say N.
1076
1077 config X86EMU_DEBUG_DISK
1078         bool "Log Disk I/O"
1079         default n
1080         depends on X86EMU_DEBUG
1081         help
1082           Print Disk I/O related messages.
1083
1084           Note: This option will increase the size of the coreboot image.
1085
1086           If unsure, say N.
1087
1088 config X86EMU_DEBUG_PMM
1089         bool "Log PMM"
1090         default n
1091         depends on X86EMU_DEBUG
1092         help
1093           Print messages related to POST Memory Manager (PMM).
1094
1095           Note: This option will increase the size of the coreboot image.
1096
1097           If unsure, say N.
1098
1099
1100 config X86EMU_DEBUG_VBE
1101         bool "Debug VESA BIOS Extensions"
1102         default n
1103         depends on X86EMU_DEBUG
1104         help
1105           Print messages related to VESA BIOS Extension (VBE) functions.
1106
1107           Note: This option will increase the size of the coreboot image.
1108
1109           If unsure, say N.
1110
1111 config X86EMU_DEBUG_INT10
1112         bool "Redirect INT10 output to console"
1113         default n
1114         depends on X86EMU_DEBUG
1115         help
1116           Let INT10 (i.e. character output) calls print messages to debug output.
1117
1118           Note: This option will increase the size of the coreboot image.
1119
1120           If unsure, say N.
1121
1122 config X86EMU_DEBUG_INTERRUPTS
1123         bool "Log intXX calls"
1124         default n
1125         depends on X86EMU_DEBUG
1126         help
1127           Print messages related to interrupt handling.
1128
1129           Note: This option will increase the size of the coreboot image.
1130
1131           If unsure, say N.
1132
1133 config X86EMU_DEBUG_CHECK_VMEM_ACCESS
1134         bool "Log special memory accesses"
1135         default n
1136         depends on X86EMU_DEBUG
1137         help
1138           Print messages related to accesses to certain areas of the virtual
1139           memory (e.g. BDA (BIOS Data Area) or interrupt vectors)
1140
1141           Note: This option will increase the size of the coreboot image.
1142
1143           If unsure, say N.
1144
1145 config X86EMU_DEBUG_MEM
1146         bool "Log all memory accesses"
1147         default n
1148         depends on X86EMU_DEBUG
1149         help
1150           Print memory accesses made by option ROM.
1151           Note: This also includes accesses to fetch instructions.
1152
1153           Note: This option will increase the size of the coreboot image.
1154
1155           If unsure, say N.
1156
1157 config X86EMU_DEBUG_IO
1158         bool "Log IO accesses"
1159         default n
1160         depends on X86EMU_DEBUG
1161         help
1162           Print I/O accesses made by option ROM.
1163
1164           Note: This option will increase the size of the coreboot image.
1165
1166           If unsure, say N.
1167
1168 config X86EMU_DEBUG_TIMINGS
1169         bool "Output timing information"
1170         default n
1171         depends on X86EMU_DEBUG && HAVE_MONOTONIC_TIMER
1172         help
1173           Print timing information needed by i915tool.
1174
1175           If unsure, say N.
1176
1177 config DEBUG_SPI_FLASH
1178         bool "Output verbose SPI flash debug messages"
1179         default n
1180         depends on SPI_FLASH
1181         help
1182           This option enables additional SPI flash related debug messages.
1183
1184 config DEBUG_IPMI
1185         bool "Output verbose IPMI debug messages"
1186         default n
1187         depends on IPMI_KCS
1188         help
1189           This option enables additional IPMI related debug messages.
1190
1191 if SOUTHBRIDGE_INTEL_BD82X6X && DEFAULT_CONSOLE_LOGLEVEL_8
1192 # Only visible with the right southbridge and loglevel.
1193 config DEBUG_INTEL_ME
1194         bool "Verbose logging for Intel Management Engine"
1195         default n
1196         help
1197           Enable verbose logging for Intel Management Engine driver that
1198           is present on Intel 6-series chipsets.
1199 endif
1200
1201 config DEBUG_FUNC
1202         bool "Enable function entry and exit reporting macros" if DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
1203         default n
1204         help
1205           This option enables additional function entry and exit debug messages
1206           for select functions.
1207           Note: This option will increase the size of the coreboot image.
1208           If unsure, say N.
1209
1210 config DEBUG_COVERAGE
1211         bool "Debug code coverage"
1212         default n
1213         depends on COVERAGE
1214         help
1215           If enabled, the code coverage hooks in coreboot will output some
1216           information about the coverage data that is dumped.
1217
1218 config DEBUG_BOOT_STATE
1219         bool "Debug boot state machine"
1220         default n
1221         help
1222           Control debugging of the boot state machine.  When selected displays
1223           the state boundaries in ramstage.
1224
1225 config DEBUG_ADA_CODE
1226         bool "Compile debug code in Ada sources"
1227         default n
1228         help
1229           Add the compiler switch `-gnata` to compile code guarded by
1230           `pragma Debug`.
1231
1232 config HAVE_EM100_SUPPORT
1233         bool
1234         help
1235           This is enabled by platforms which can support using the EM100.
1236
1237 config EM100
1238         bool "Configure image for EM100 usage"
1239         depends on HAVE_EM100_SUPPORT
1240         help
1241           The Dediprog EM100 SPI emulator allows fast loading of new SPI images
1242           over USB. However it only supports a maximum SPI clock of 20MHz and
1243           single data output. Enable this option to use a 20MHz SPI clock and
1244           disable "Dual Output Fast Read" Support.
1245
1246           On AMD platforms this changes the SPI speed at run-time if the
1247           mainboard code supports this. On supported Intel platforms this works
1248           by changing the settings in the descriptor.bin file.
1249
1250 endmenu
1251
1252 ###############################################################################
1253 # Set variables with no prompt - these can be set anywhere, and putting at
1254 # the end of this file gives the most flexibility.
1255
1256 source "src/lib/Kconfig"
1257
1258 config WARNINGS_ARE_ERRORS
1259         bool
1260         default y
1261
1262 # The four POWER_BUTTON_DEFAULT_ENABLE, POWER_BUTTON_DEFAULT_DISABLE,
1263 # POWER_BUTTON_FORCE_ENABLE and POWER_BUTTON_FORCE_DISABLE options are
1264 # mutually exclusive. One of these options must be selected in the
1265 # mainboard Kconfig if the chipset supports enabling and disabling of
1266 # the power button. Chipset code uses the ENABLE_POWER_BUTTON option set
1267 # in mainboard/Kconfig to know if the button should be enabled or not.
1268
1269 config POWER_BUTTON_DEFAULT_ENABLE
1270         def_bool n
1271         help
1272           Select when the board has a power button which can optionally be
1273           disabled by the user.
1274
1275 config POWER_BUTTON_DEFAULT_DISABLE
1276         def_bool n
1277         help
1278           Select when the board has a power button which can optionally be
1279           enabled by the user, e.g. when the board ships with a jumper over
1280           the power switch contacts.
1281
1282 config POWER_BUTTON_FORCE_ENABLE
1283         def_bool n
1284         help
1285           Select when the board requires that the power button is always
1286           enabled.
1287
1288 config POWER_BUTTON_FORCE_DISABLE
1289         def_bool n
1290         help
1291           Select when the board requires that the power button is always
1292           disabled, e.g. when it has been hardwired to ground.
1293
1294 config POWER_BUTTON_IS_OPTIONAL
1295         bool
1296         default y if POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE
1297         default n if !(POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE)
1298         help
1299           Internal option that controls ENABLE_POWER_BUTTON visibility.
1300
1301 config REG_SCRIPT
1302         bool
1303         default n
1304         help
1305           Internal option that controls whether we compile in register scripts.
1306
1307 config MAX_REBOOT_CNT
1308         int
1309         default 3
1310         help
1311           Internal option that sets the maximum number of bootblock executions allowed
1312           with the normal image enabled before assuming the normal image is defective
1313           and switching to the fallback image.
1314
1315 config UNCOMPRESSED_RAMSTAGE
1316         bool
1317
1318 config NO_XIP_EARLY_STAGES
1319         bool
1320         default n if ARCH_X86
1321         default y
1322         help
1323           Identify if early stages are eXecute-In-Place(XIP).
1324
1325 config EARLY_CBMEM_LIST
1326         bool
1327         default n
1328         help
1329           Enable display of CBMEM during romstage and postcar.
1330
1331 config RELOCATABLE_MODULES
1332         bool
1333         help
1334           If RELOCATABLE_MODULES is selected then support is enabled for
1335           building relocatable modules in the RAM stage. Those modules can be
1336           loaded anywhere and all the relocations are handled automatically.
1337
1338 config GENERIC_GPIO_LIB
1339         bool
1340         help
1341           If enabled, compile the generic GPIO library. A "generic" GPIO
1342           implies configurability usually found on SoCs, particularly the
1343           ability to control internal pull resistors.
1344
1345 config BOOTBLOCK_CUSTOM
1346         # To be selected by arch, SoC or mainboard if it does not want use the normal
1347         # src/lib/bootblock.c#main() C entry point.
1348         bool
1349
1350 config BOOTBLOCK_IN_CBFS
1351         bool
1352         default y if ARCH_X86
1353         help
1354           Select this on platforms that have a top aligned bootblock inside cbfs.
1355
1356 config MEMLAYOUT_LD_FILE
1357         string
1358         default "src/mainboard/\$(CONFIG_MAINBOARD_DIR)/memlayout.ld"
1359         help
1360           This variable allows SoC/mainboard to supply in a custom linker file
1361           if required. This determines the linker file used for all the stages
1362           (bootblock, romstage, verstage, ramstage, postcar) in
1363           src/arch/${ARCH}/Makefile.inc.
1364
1365 ###############################################################################
1366 # Set default values for symbols created before mainboards.  This allows the
1367 # option to be displayed in the general menu, but the default to be loaded in
1368 # the mainboard if desired.
1369 config COMPRESS_RAMSTAGE
1370         default y if !UNCOMPRESSED_RAMSTAGE
1371
1372 config COMPRESS_PRERAM_STAGES
1373         depends on !ARCH_X86
1374         default y
1375
1376 config INCLUDE_CONFIG_FILE
1377         default y
1378
1379 config BOOTSPLASH_FILE
1380         depends on BOOTSPLASH_IMAGE
1381         default "bootsplash.jpg"
1382
1383 config CBFS_SIZE
1384         default ROM_SIZE
1385
1386 config HAVE_BOOTBLOCK
1387         bool
1388         default y
1389
1390 config HAVE_VERSTAGE
1391         bool
1392         depends on VBOOT_SEPARATE_VERSTAGE
1393         default y
1394
1395 config HAVE_ROMSTAGE
1396         bool
1397         default y
1398
1399 config HAVE_RAMSTAGE
1400         bool
1401         default n if RAMPAYLOAD
1402         default y