src/southbridge/intel/sch/Makefile.inc

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2010 coresystems GmbH
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License as published by
   8 ## the Free Software Foundation; version 2 of the License.
   9 ##
  10 ## This program is distributed in the hope that it will be useful,
  11 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  12 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13 ## GNU General Public License for more details.
  14 ##
  15 ## You should have received a copy of the GNU General Public License
  16 ## along with this program; if not, write to the Free Software
  17 ## Foundation, Inc.
  18 ##
  19
  20 ifeq ($(CONFIG_SOUTHBRIDGE_INTEL_SCH),y)
  21
  22 ramstage-y += south.c
  23 ramstage-y += audio.c
  24 ramstage-y += lpc.c
  25 ramstage-y += ide.c
  26 ramstage-y += pcie.c
  27 ramstage-y += usb.c
  28 ramstage-y += usb_ehci.c
  29 ramstage-y += usb_client.c
  30 ramstage-y += mmc.c
  31 ramstage-y += smbus.c
  32
  33 ramstage-y += reset.c
  34
  35 ramstage-$(CONFIG_HAVE_SMI_HANDLER) += smi.c
  36 smm-$(CONFIG_HAVE_SMI_HANDLER) += smihandler.c
  37
  38
  39 # We don't ship that, but booting without it is bound to fail
  40 cbfs-files-$(CONFIG_HAVE_CMC) += cmc.bin
  41 cmc.bin-file := $(call strip_quotes,$(CONFIG_CMC_FILE))
  42 cmc.bin-type := raw
  43 cmc.bin-position := 0xfffd0000
  44
  45 endif