2 * This file is part of the coreboot project.
4 * Copyright (C) 2011 The Chromium OS Authors. All rights reserved.
6 * This program is free software; you can redistribute it and/or modify
7 * it under the terms of the GNU General Public License as published by
8 * the Free Software Foundation; version 2 of the License.
10 * This program is distributed in the hope that it will be useful,
11 * but WITHOUT ANY WARRANTY; without even the implied warranty of
12 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
13 * GNU General Public License for more details.
15 * You should have received a copy of the GNU General Public License
16 * along with this program; if not, write to the Free Software
20 #include "southbridge/intel/bd82x6x/gpio.h"
22 const struct pch_gpio_set1 pch_gpio_set1_mode
= {
23 .gpio0
= GPIO_MODE_NONE
, /* Unused */
24 .gpio1
= GPIO_MODE_NONE
, /* Unused */
25 .gpio2
= GPIO_MODE_NONE
, /* Unused */
26 .gpio3
= GPIO_MODE_NONE
, /* Unused */
27 .gpio4
= GPIO_MODE_NATIVE
, /* Native - TPSINT# for TP SMBus IRQ */
28 .gpio5
= GPIO_MODE_NONE
, /* Unused */
29 .gpio6
= GPIO_MODE_GPIO
, /* Input - BOARD_ID4 */
30 .gpio7
= GPIO_MODE_GPIO
, /* Input - BOARD_ID5 */
31 .gpio8
= GPIO_MODE_GPIO
, /* Output - BT on/off */
32 .gpio9
= GPIO_MODE_NONE
, /* Unused */
33 .gpio10
= GPIO_MODE_NONE
, /* Unused */
34 .gpio11
= GPIO_MODE_GPIO
, /* Input - TP WAKEUP Event */
35 .gpio12
= GPIO_MODE_NONE
, /* Unused */
36 .gpio13
= GPIO_MODE_GPIO
, /* Input - SCI from EC */
37 .gpio14
= GPIO_MODE_GPIO
, /* Output - AOAC WLAN power control */
38 .gpio15
= GPIO_MODE_GPIO
, /* Unused - Do not control WLAN*/
39 .gpio16
= GPIO_MODE_NONE
, /* Unused */
40 .gpio17
= GPIO_MODE_GPIO
, /* Input - DGPU_PWROK */
41 .gpio18
= GPIO_MODE_NATIVE
, /* Native - PCIECLKRQ1# LAN clock pin*/
42 .gpio19
= GPIO_MODE_GPIO
, /* Input - Boot BIOS Selection 0 */
43 .gpio20
= GPIO_MODE_NATIVE
, /* Native - PCIECLKRQ2# SDCard clock pin */
44 .gpio21
= GPIO_MODE_GPIO
, /* Input - EC_ENTERING_RW for Google OS */
45 .gpio22
= GPIO_MODE_GPIO
, /* Input - BIOS RECOVERY */
46 .gpio23
= GPIO_MODE_NONE
, /* Unused */
47 .gpio24
= GPIO_MODE_GPIO
, /* Output - DGPU_HOLD_RST# */
48 .gpio25
= GPIO_MODE_NONE
, /* Unused */
49 .gpio26
= GPIO_MODE_NONE
, /* Unused */
50 .gpio27
= GPIO_MODE_NONE
, /* Unused */
51 .gpio28
= GPIO_MODE_NONE
, /* Unused */
52 .gpio29
= GPIO_MODE_NONE
, /* Unused */
53 .gpio30
= GPIO_MODE_NATIVE
, /* Native - SUSWARN_EC# */
54 .gpio31
= GPIO_MODE_NONE
, /* Unused */
57 const struct pch_gpio_set1 pch_gpio_set1_direction
= {
58 .gpio0
= GPIO_DIR_INPUT
, /* Unused */
59 .gpio1
= GPIO_DIR_INPUT
, /* Unused */
60 .gpio2
= GPIO_DIR_INPUT
, /* Unused */
61 .gpio3
= GPIO_DIR_INPUT
, /* Unused */
62 .gpio4
= GPIO_DIR_INPUT
, /* Native */
63 .gpio5
= GPIO_DIR_INPUT
, /* Unused */
64 .gpio6
= GPIO_DIR_INPUT
, /* Input */
65 .gpio7
= GPIO_DIR_INPUT
, /* Input */
66 .gpio8
= GPIO_DIR_INPUT
, /* Output HIGH - set in mainboard.c */
67 .gpio9
= GPIO_DIR_INPUT
, /* Unused */
68 .gpio10
= GPIO_DIR_INPUT
, /* Unused */
69 .gpio11
= GPIO_DIR_INPUT
, /* Input */
70 .gpio12
= GPIO_DIR_INPUT
, /* Unused */
71 .gpio13
= GPIO_DIR_INPUT
, /* Input */
72 .gpio14
= GPIO_DIR_OUTPUT
, /* Output HIGH */
73 .gpio15
= GPIO_DIR_INPUT
, /* Unused */
74 .gpio16
= GPIO_DIR_INPUT
, /* Unused */
75 .gpio17
= GPIO_DIR_INPUT
, /* Input */
76 .gpio18
= GPIO_DIR_INPUT
, /* Native */
77 .gpio19
= GPIO_DIR_INPUT
, /* Input */
78 .gpio20
= GPIO_DIR_INPUT
, /* Native */
79 .gpio21
= GPIO_DIR_INPUT
, /* Input */
80 .gpio22
= GPIO_DIR_INPUT
, /* Input */
81 .gpio23
= GPIO_DIR_INPUT
, /* Unused */
82 .gpio24
= GPIO_DIR_OUTPUT
, /* Output HIGH */
83 .gpio25
= GPIO_DIR_INPUT
, /* Unused */
84 .gpio26
= GPIO_DIR_INPUT
, /* Unused */
85 .gpio27
= GPIO_DIR_INPUT
, /* Unused */
86 .gpio28
= GPIO_DIR_INPUT
, /* Unused */
87 .gpio29
= GPIO_DIR_INPUT
, /* Unused */
88 .gpio30
= GPIO_DIR_INPUT
, /* Native */
89 .gpio31
= GPIO_DIR_INPUT
, /* Unused */
92 const struct pch_gpio_set1 pch_gpio_set1_level
= {
93 .gpio0
= GPIO_LEVEL_LOW
, /* Unused */
94 .gpio1
= GPIO_LEVEL_LOW
, /* Unused */
95 .gpio2
= GPIO_LEVEL_LOW
, /* Unused */
96 .gpio3
= GPIO_LEVEL_LOW
, /* Unused */
97 .gpio4
= GPIO_LEVEL_LOW
, /* Native */
98 .gpio5
= GPIO_LEVEL_LOW
, /* Unused */
99 .gpio6
= GPIO_LEVEL_LOW
, /* Input */
100 .gpio7
= GPIO_LEVEL_LOW
, /* Input */
101 .gpio8
= GPIO_LEVEL_HIGH
, /* Output HIGH - set in mainboard.c */
102 .gpio9
= GPIO_LEVEL_LOW
, /* Unused */
103 .gpio10
= GPIO_LEVEL_LOW
, /* Unused */
104 .gpio11
= GPIO_LEVEL_LOW
, /* Input */
105 .gpio12
= GPIO_LEVEL_LOW
, /* Unused */
106 .gpio13
= GPIO_LEVEL_LOW
, /* Input */
107 .gpio14
= GPIO_LEVEL_HIGH
, /* Output HIGH */
108 .gpio15
= GPIO_LEVEL_HIGH
, /* Unused */
109 .gpio16
= GPIO_LEVEL_LOW
, /* Unused */
110 .gpio17
= GPIO_LEVEL_LOW
, /* Input */
111 .gpio18
= GPIO_LEVEL_LOW
, /* Native */
112 .gpio19
= GPIO_LEVEL_LOW
, /* Input */
113 .gpio20
= GPIO_LEVEL_LOW
, /* Native */
114 .gpio21
= GPIO_LEVEL_LOW
, /* Input */
115 .gpio22
= GPIO_LEVEL_LOW
, /* Input */
116 .gpio23
= GPIO_LEVEL_LOW
, /* Unused */
117 .gpio24
= GPIO_LEVEL_HIGH
, /* Output HIGH */
118 .gpio25
= GPIO_LEVEL_LOW
, /* Unused */
119 .gpio26
= GPIO_LEVEL_LOW
, /* Unused */
120 .gpio27
= GPIO_LEVEL_LOW
, /* Unused */
121 .gpio28
= GPIO_LEVEL_LOW
, /* Unused */
122 .gpio29
= GPIO_LEVEL_LOW
, /* Unused */
123 .gpio30
= GPIO_LEVEL_LOW
, /* Native */
124 .gpio31
= GPIO_LEVEL_LOW
, /* Unused */
127 const struct pch_gpio_set1 pch_gpio_set1_invert
= {
128 .gpio11
= GPIO_INVERT
, /* invert touchpad wakeup pin */
129 .gpio13
= GPIO_INVERT
, /* invert EC SCI pin */
132 const struct pch_gpio_set2 pch_gpio_set2_mode
= {
133 .gpio32
= GPIO_MODE_NATIVE
, /* Native - Connect to EC Clock Run */
134 .gpio33
= GPIO_MODE_GPIO
, /* Input - (Google protect BIOS ROM) */
135 .gpio34
= GPIO_MODE_NONE
, /* Unused */
136 .gpio35
= GPIO_MODE_NONE
, /* Unused */
137 .gpio36
= GPIO_MODE_GPIO
, /* Output - DGPU_PWR_EN */
138 .gpio37
= GPIO_MODE_GPIO
, /* Input - FDI TERM / VOLTAGE OVERRIDE */
139 .gpio38
= GPIO_MODE_GPIO
, /* Input - MFG_MODE test */
140 .gpio39
= GPIO_MODE_GPIO
, /* Input - DGPU_PRSNT */
141 .gpio40
= GPIO_MODE_NONE
, /* Unused */
142 .gpio41
= GPIO_MODE_NONE
, /* Unused */
143 .gpio42
= GPIO_MODE_NONE
, /* Unused */
144 .gpio43
= GPIO_MODE_NONE
, /* Unused */
145 .gpio44
= GPIO_MODE_GPIO
, /* Input - BOARD_ID0 */
146 .gpio45
= GPIO_MODE_GPIO
, /* Input - BOARD_ID1 */
147 .gpio46
= GPIO_MODE_GPIO
, /* Input - BOARD_ID2 */
148 .gpio47
= GPIO_MODE_NATIVE
, /* Native - PEGA_GPU clock request */
149 .gpio48
= GPIO_MODE_NONE
, /* Unused */
150 .gpio49
= GPIO_MODE_NONE
, /* Unused */
151 .gpio50
= GPIO_MODE_NONE
, /* Unused */
152 .gpio51
= GPIO_MODE_GPIO
, /* Input - Boot BIOS Selection 1 */
153 .gpio52
= GPIO_MODE_GPIO
, /* Input - Google recovery, Pull up +3V */
154 .gpio53
= GPIO_MODE_GPIO
, /* Output - G Sensor LED */
155 .gpio54
= GPIO_MODE_GPIO
, /* Input - Google Development */
156 .gpio55
= GPIO_MODE_GPIO
, /* Input - Top-Block Swap Override */
157 .gpio56
= GPIO_MODE_NONE
, /* Unused */
158 .gpio57
= GPIO_MODE_GPIO
, /* Input - SV_DET */
159 .gpio58
= GPIO_MODE_NONE
, /* Unused */
160 .gpio59
= GPIO_MODE_NONE
, /* Unused */
161 .gpio60
= GPIO_MODE_NONE
, /* GPO - DRAMRST_CNTRL_PCH */
162 .gpio61
= GPIO_MODE_NONE
, /* Unused */
163 .gpio62
= GPIO_MODE_NATIVE
, /* Native - Connect to EC 32.768KHz */
164 .gpio63
= GPIO_MODE_NATIVE
, /* Native - SLP_S5 */
167 const struct pch_gpio_set2 pch_gpio_set2_direction
= {
168 .gpio32
= GPIO_DIR_INPUT
, /* Native */
169 .gpio33
= GPIO_DIR_INPUT
, /* Input */
170 .gpio34
= GPIO_DIR_INPUT
, /* Unused */
171 .gpio35
= GPIO_DIR_INPUT
, /* Unused */
172 .gpio36
= GPIO_DIR_OUTPUT
, /* Output HIGH */
173 .gpio37
= GPIO_DIR_INPUT
, /* Input */
174 .gpio38
= GPIO_DIR_INPUT
, /* Input */
175 .gpio39
= GPIO_DIR_INPUT
, /* Input */
176 .gpio40
= GPIO_DIR_INPUT
, /* Unused */
177 .gpio41
= GPIO_DIR_INPUT
, /* Unused */
178 .gpio42
= GPIO_DIR_INPUT
, /* Unused */
179 .gpio43
= GPIO_DIR_INPUT
, /* Unused */
180 .gpio44
= GPIO_DIR_INPUT
, /* Input */
181 .gpio45
= GPIO_DIR_INPUT
, /* Input */
182 .gpio46
= GPIO_DIR_INPUT
, /* Input */
183 .gpio47
= GPIO_DIR_INPUT
, /* Native */
184 .gpio48
= GPIO_DIR_INPUT
, /* Unused */
185 .gpio49
= GPIO_DIR_INPUT
, /* Unused */
186 .gpio50
= GPIO_DIR_INPUT
, /* Unused */
187 .gpio51
= GPIO_DIR_INPUT
, /* Input */
188 .gpio52
= GPIO_DIR_INPUT
, /* Input */
189 .gpio53
= GPIO_DIR_OUTPUT
, /* Input */
190 .gpio54
= GPIO_DIR_INPUT
, /* Input */
191 .gpio55
= GPIO_DIR_INPUT
, /* Input */
192 .gpio56
= GPIO_DIR_INPUT
, /* Unused */
193 .gpio57
= GPIO_DIR_INPUT
, /* Input */
194 .gpio58
= GPIO_DIR_INPUT
, /* Unused */
195 .gpio59
= GPIO_DIR_INPUT
, /* Unused */
196 .gpio60
= GPIO_DIR_OUTPUT
, /* Output HIGH */
197 .gpio61
= GPIO_DIR_INPUT
, /* Unused */
198 .gpio62
= GPIO_DIR_INPUT
, /* Native */
199 .gpio63
= GPIO_DIR_INPUT
, /* Native */
202 const struct pch_gpio_set2 pch_gpio_set2_level
= {
203 .gpio32
= GPIO_LEVEL_LOW
, /* Native */
204 .gpio33
= GPIO_LEVEL_LOW
, /* Input */
205 .gpio34
= GPIO_LEVEL_LOW
, /* Unused */
206 .gpio35
= GPIO_LEVEL_LOW
, /* Unused */
207 .gpio36
= GPIO_LEVEL_HIGH
, /* Output HIGH */
208 .gpio37
= GPIO_LEVEL_LOW
, /* Input */
209 .gpio38
= GPIO_LEVEL_LOW
, /* Input */
210 .gpio39
= GPIO_LEVEL_LOW
, /* Input */
211 .gpio40
= GPIO_LEVEL_LOW
, /* Unused */
212 .gpio41
= GPIO_LEVEL_LOW
, /* Unused */
213 .gpio42
= GPIO_LEVEL_LOW
, /* Unused */
214 .gpio43
= GPIO_LEVEL_LOW
, /* Unused */
215 .gpio44
= GPIO_LEVEL_LOW
, /* Input */
216 .gpio45
= GPIO_LEVEL_LOW
, /* Input */
217 .gpio46
= GPIO_LEVEL_LOW
, /* Input */
218 .gpio47
= GPIO_LEVEL_LOW
, /* Native */
219 .gpio48
= GPIO_LEVEL_LOW
, /* Unused */
220 .gpio49
= GPIO_LEVEL_LOW
, /* Unused */
221 .gpio50
= GPIO_LEVEL_LOW
, /* Unused */
222 .gpio51
= GPIO_LEVEL_LOW
, /* Input */
223 .gpio52
= GPIO_LEVEL_LOW
, /* Input */
224 .gpio53
= GPIO_LEVEL_HIGH
, /* Input */
225 .gpio54
= GPIO_LEVEL_LOW
, /* Input */
226 .gpio55
= GPIO_LEVEL_LOW
, /* Input */
227 .gpio56
= GPIO_LEVEL_LOW
, /* Unused */
228 .gpio57
= GPIO_LEVEL_LOW
, /* Input */
229 .gpio58
= GPIO_LEVEL_LOW
, /* Unused */
230 .gpio59
= GPIO_LEVEL_LOW
, /* Unused */
231 .gpio60
= GPIO_LEVEL_HIGH
, /* Output HIGH */
232 .gpio61
= GPIO_LEVEL_LOW
, /* Unused */
233 .gpio62
= GPIO_LEVEL_LOW
, /* Native */
234 .gpio63
= GPIO_LEVEL_LOW
, /* Native */
237 const struct pch_gpio_set3 pch_gpio_set3_mode
= {
238 .gpio64
= GPIO_MODE_NONE
, /* Unused */
239 .gpio65
= GPIO_MODE_NONE
, /* Unused */
240 .gpio66
= GPIO_MODE_NONE
, /* Unused */
241 .gpio67
= GPIO_MODE_NONE
, /* Unused */
242 .gpio68
= GPIO_MODE_GPIO
, /* Input - DGPU_PWR_EN */
243 .gpio69
= GPIO_MODE_NONE
, /* Unused */
244 .gpio70
= GPIO_MODE_NONE
, /* Unused */
245 .gpio71
= GPIO_MODE_NONE
, /* Unused */
246 .gpio72
= GPIO_MODE_NONE
, /* Unused */
247 .gpio73
= GPIO_MODE_NATIVE
, /* Native - PCIECLKRQ0# WLAN clock request */
248 .gpio74
= GPIO_MODE_NONE
, /* Unused */
249 .gpio75
= GPIO_MODE_GPIO
, /* Input - SMB_ME1_DAT */
252 const struct pch_gpio_set3 pch_gpio_set3_direction
= {
253 .gpio64
= GPIO_DIR_INPUT
, /* Unused */
254 .gpio65
= GPIO_DIR_INPUT
, /* Unused */
255 .gpio66
= GPIO_DIR_INPUT
, /* Unused */
256 .gpio67
= GPIO_DIR_INPUT
, /* Unused */
257 .gpio68
= GPIO_DIR_INPUT
, /* Input */
258 .gpio69
= GPIO_DIR_INPUT
, /* Unused */
259 .gpio70
= GPIO_DIR_INPUT
, /* Unused */
260 .gpio71
= GPIO_DIR_INPUT
, /* Unused */
261 .gpio72
= GPIO_DIR_INPUT
, /* Unused */
262 .gpio73
= GPIO_DIR_INPUT
, /* Native */
263 .gpio74
= GPIO_DIR_INPUT
, /* Unused */
264 .gpio75
= GPIO_DIR_INPUT
, /* Input */
267 const struct pch_gpio_set3 pch_gpio_set3_level
= {
268 .gpio64
= GPIO_LEVEL_LOW
, /* Unused */
269 .gpio65
= GPIO_LEVEL_LOW
, /* Unused */
270 .gpio66
= GPIO_LEVEL_LOW
, /* Unused */
271 .gpio67
= GPIO_LEVEL_LOW
, /* Unused */
272 .gpio68
= GPIO_LEVEL_LOW
, /* Input */
273 .gpio69
= GPIO_LEVEL_LOW
, /* Unused */
274 .gpio70
= GPIO_LEVEL_LOW
, /* Unused */
275 .gpio71
= GPIO_LEVEL_LOW
, /* Unused */
276 .gpio72
= GPIO_LEVEL_LOW
, /* Unused */
277 .gpio73
= GPIO_LEVEL_LOW
, /* Native */
278 .gpio74
= GPIO_LEVEL_LOW
, /* Unused */
279 .gpio75
= GPIO_LEVEL_LOW
, /* Input */
282 const struct pch_gpio_map mainboard_gpio_map
= {
284 .mode
= &pch_gpio_set1_mode
,
285 .direction
= &pch_gpio_set1_direction
,
286 .level
= &pch_gpio_set1_level
,
287 .invert
= &pch_gpio_set1_invert
,
291 .mode
= &pch_gpio_set2_mode
,
292 .direction
= &pch_gpio_set2_direction
,
293 .level
= &pch_gpio_set2_level
,
296 .mode
= &pch_gpio_set3_mode
,
297 .direction
= &pch_gpio_set3_direction
,
298 .level
= &pch_gpio_set3_level
,