src/soc/intel/apollolake/acpi/soc_int.asl

   1 /* This file is part of the coreboot project. */
   2 /* SPDX-License-Identifier: GPL-2.0-or-later */
   3
   4 #ifndef _SOC_INT_DEFINE_ASL_
   5 #define _SOC_INT_DEFINE_ASL_
   6
   7 #define SDCARD_INT      3       /* Need to be shared by PMC and SCC only*/
   8 #define UART0_INT       4       /* Need to be shared by PMC and SCC only*/
   9 #define UART1_INT       5       /* Need to be shared by PMC and SCC only*/
  10 #define UART2_INT       6       /* Need to be shared by PMC and SCC only*/
  11 #define UART3_INT       7       /* Need to be shared by PMC and SCC only*/
  12 #define XDCI_INT        13      /* Need to be shared by PMC and SCC only*/
  13 #define GPIO_BANK_INT   14
  14 #define NPK_INT         16
  15 #define PIRQA_INT       16
  16 #define PIRQB_INT       17
  17 #define PIRQC_INT       18
  18 #define SATA_INT        19
  19 #define GEN_INT         19
  20 #define PIRQD_INT       19
  21 #define XHCI_INT        17      /* Need to be shared by PMC and SCC only*/
  22 #define SMBUS_INT       20      /* PIRQE */
  23 #define CSE_INT         20      /* PIRQE */
  24 #define IUNIT_INT       21      /* PIRQF */
  25 #define PIRQF_INT       21
  26 #define PIRQG_INT       22
  27 #define PUNIT_INT       24
  28 #define AUDIO_INT       25
  29 #define ISH_INT         26
  30 #define I2C0_INT        27
  31 #define I2C1_INT        28
  32 #define I2C2_INT        29
  33 #define I2C3_INT        30
  34 #define I2C4_INT        31
  35 #define I2C5_INT        32
  36 #define I2C6_INT        33
  37 #define I2C7_INT        34
  38 #define SPI0_INT        35
  39 #define SPI1_INT        36
  40 #define SPI2_INT        37
  41 #define UFS_INT         38
  42 #define EMMC_INT        39
  43 #define PMC_INT         40
  44 #define SDIO_INT        42
  45 #define CNVI_INT        44
  46
  47 #endif  /* _SOC_INT_DEFINE_ASL_ */