src/southbridge/intel/sch/acpi/globalnvs.asl

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007-2009 coresystems GmbH
   5  *
   6  * This program is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU General Public License as
   8  * published by the Free Software Foundation; version 2 of
   9  * the License.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  */
  16
  17 /* Global Variables */
  18
  19 Name(\PICM, 0)          // IOAPIC/8259
  20 Name(\DSEN, 1)          // Display Output Switching Enable
  21
  22 /* Global ACPI memory region. This region is used for passing information
  23  * between coreboot (aka "the system bios"), ACPI, and the SMI handler.
  24  * Since we don't know where this will end up in memory at ACPI compile time,
  25  * we have to fix it up in coreboot's ACPI creation phase.
  26  */
  27
  28 External(NVSA)
  29 OperationRegion (GNVS, SystemMemory, NVSA, 0x100)
  30 Field (GNVS, ByteAcc, NoLock, Preserve)
  31 {
  32         /* Miscellaneous */
  33         Offset (0x00),
  34         OSYS,   16,     // 0x00 - Operating System
  35         SMIF,    8,     // 0x02 - SMI function
  36         PRM0,    8,     // 0x03 - SMI function parameter
  37         PRM1,    8,     // 0x04 - SMI function parameter
  38         SCIF,    8,     // 0x05 - SCI function
  39         PRM2,    8,     // 0x06 - SCI function parameter
  40         PRM3,    8,     // 0x07 - SCI function parameter
  41         LCKF,    8,     // 0x08 - Global Lock function for EC
  42         PRM4,    8,     // 0x09 - Lock function parameter
  43         PRM5,    8,     // 0x0a - Lock function parameter
  44         P80D,   32,     // 0x0b - Debug port (IO 0x80) value
  45         LIDS,    8,     // 0x0f - LID state (open = 1)
  46         PWRS,    8,     // 0x10 - Power State (AC = 1)
  47         DBGS,    8,     // 0x11 - Debug State
  48         LINX,    8,     // 0x12 - Linux OS
  49         DCKN,    8,     // 0x13 - PCIe docking state
  50         /* Thermal policy */
  51         Offset (0x14),
  52         ACTT,    8,     // 0x14 - active trip point
  53         PSVT,    8,     // 0x15 - passive trip point
  54         TC1V,    8,     // 0x16 - passive trip point TC1
  55         TC2V,    8,     // 0x17 - passive trip point TC2
  56         TSPV,    8,     // 0x18 - passive trip point TSP
  57         CRTT,    8,     // 0x19 - critical trip point
  58         DTSE,    8,     // 0x1a - Digital Thermal Sensor enable
  59         DTS1,    8,     // 0x1b - DT sensor 1
  60         DTS2,    8,     // 0x1c - DT sensor 2
  61         /* Battery Support */
  62         Offset (0x1e),
  63         BNUM,    8,     // 0x1e - number of batteries
  64         B0SC,    8,     // 0x1f - BAT0 stored capacity
  65         B1SC,    8,     // 0x20 - BAT1 stored capacity
  66         B2SC,    8,     // 0x21 - BAT2 stored capacity
  67         B0SS,    8,     // 0x22 - BAT0 stored status
  68         B1SS,    8,     // 0x23 - BAT1 stored status
  69         B2SS,    8,     // 0x24 - BAT2 stored status
  70         /* Processor Identification */
  71         Offset (0x28),
  72         APIC,    8,     // 0x28 - APIC Enabled by coreboot
  73         MPEN,    8,     // 0x29 - Multi Processor Enable
  74         PCP0,    8,     // 0x2a - PDC CPU/CORE 0
  75         PCP1,    8,     // 0x2b - PDC CPU/CORE 1
  76         PPCM,    8,     // 0x2c - Max. PPC state
  77         /* Super I/O & CMOS config */
  78         Offset (0x32),
  79         NATP,    8,     // 0x32 - ...
  80         /* Integrated Graphics Device */
  81         Offset (0x3c),
  82         IGDS,    8,     // 0x3c - IGD state (primary = 1)
  83         TLST,    8,     // 0x3d - Display Toggle List pointer
  84         CADL,    8,     // 0x3e - Currently Attached Devices List
  85         PADL,    8,     // 0x3f - Previously Attached Devices List
  86         CSTE,   16,     // 0x40 - Current display state
  87         NSTE,   16,     // 0x42 - Next display state
  88         SSTE,   16,     // 0x44 - Set display state
  89         Offset (0x46),
  90         NDID,    8,     // 0x46 - Number of Device IDs
  91         DID1,   32,     // 0x47 - Device ID 1
  92         DID2,   32,     // 0x4b - Device ID 2
  93         DID3,   32,     // 0x4f - Device ID 3
  94         DID4,   32,     // 0x53 - Device ID 4
  95         DID5,   32,     // 0x57 - Device ID 5
  96         /* Backlight Control */
  97         Offset (0x64),
  98         BLCS,    8,     // 0x64 - Backlight control possible?
  99         BRTL,    8,     // 0x65 - Brightness Level
 100         ODDS,    8,     // 0x66
 101         /* Ambient Light Sensors */
 102         Offset (0x6e),
 103         ALSE,    8,     // 0x6e - ALS enable
 104         ALAF,    8,     // 0x6f - Ambient light adjustment factor
 105         LLOW,    8,     // 0x70 - LUX Low
 106         LHIH,    8,     // 0x71 - LUX High
 107         /* EMA */
 108         Offset (0x78),
 109         EMAE,    8,     // 0x78 - EMA enable
 110         EMAP,   16,     // 0x79 - EMA pointer
 111         EMAL,   16,     // 0x7b - EMA length
 112         /* MEF */
 113         Offset (0x82),
 114         MEFE,    8,     // 0x82 - MEF enable
 115         /* TPM support */
 116         Offset (0x8c),
 117         TPMP,    8,     // 0x8c - TPM
 118         TPME,    8,     // 0x8d - TPM enable
 119         /* SATA */
 120         Offset (0x96),
 121         GTF0,   56,     // 0x96 - GTF task file buffer for port 0
 122         GTF1,   56,     // 0x9d - GTF task file buffer for port 1
 123         GTF2,   56,     // 0xa4 - GTF task file buffer for port 2
 124         IDEM,    8,     // 0xab - IDE mode (compatible / enhanced)
 125         IDET,    8,     // 0xac - IDE
 126         /* IGD OpRegion */
 127         Offset (0xb4),
 128         ASLB,   32,     // 0xb4 - IGD OpRegion Base Address
 129         IBTT,    8,     // 0xb8 - IGD boot panel device
 130         IPAT,    8,     // 0xb9 - IGD panel type cmos option
 131         ITVF,    8,     // 0xba - IGD TV format cmos option
 132         ITVM,    8,     // 0xbb - IGD TV minor format option
 133         IPSC,    8,     // 0xbc - IGD panel scaling
 134         IBLC,    8,     // 0xbd - IGD BLC config
 135         IBIA,    8,     // 0xbe - IGD BIA config
 136         ISSC,    8,     // 0xbf - IGD SSC config
 137         I409,    8,     // 0xc0 - IGD 0409 modified settings
 138         I509,    8,     // 0xc1 - IGD 0509 modified settings
 139         I609,    8,     // 0xc2 - IGD 0609 modified settings
 140         I709,    8,     // 0xc3 - IGD 0709 modified settings
 141         IDMM,    8,     // 0xc4 - IGD DVMT Mode
 142         IDMS,    8,     // 0xc5 - IGD DVMT memory size
 143         IF1E,    8,     // 0xc6 - IGD function 1 enable
 144         HVCO,    8,     // 0xc7 - IGD HPLL VCO
 145         NXD1,   32,     // 0xc8 - IGD _DGS next DID1
 146         NXD2,   32,     // 0xcc - IGD _DGS next DID2
 147         NXD3,   32,     // 0xd0 - IGD _DGS next DID3
 148         NXD4,   32,     // 0xd4 - IGD _DGS next DID4
 149         NXD5,   32,     // 0xd8 - IGD _DGS next DID5
 150         NXD6,   32,     // 0xdc - IGD _DGS next DID6
 151         NXD7,   32,     // 0xe0 - IGD _DGS next DID7
 152         NXD8,   32,     // 0xe4 - IGD _DGS next DID8
 153         /* Mainboard Specific (TODO move elsewhere) */
 154         Offset (0xf0),
 155         DOCK,    8,     // 0xf0 - Docking Status
 156 }