src/southbridge/intel/lynxpoint/Makefile.inc

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2010 Google Inc.
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License as published by
   8 ## the Free Software Foundation; version 2 of the License.
   9 ##
  10 ## This program is distributed in the hope that it will be useful,
  11 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  12 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13 ## GNU General Public License for more details.
  14 ##
  15
  16 ifeq ($(CONFIG_SOUTHBRIDGE_INTEL_LYNXPOINT),y)
  17
  18 ramstage-y += pch.c
  19 ramstage-y += azalia.c
  20 ramstage-y += lpc.c
  21 ramstage-y += pci.c
  22 ramstage-y += pcie.c
  23 ramstage-y += sata.c
  24 ramstage-y += usb_ehci.c
  25 ramstage-y += usb_xhci.c
  26 ramstage-y += me_9.x.c
  27 ramstage-y += smbus.c
  28 ramstage-y += hda_verb.c
  29 ramstage-$(CONFIG_INTEL_LYNXPOINT_LP) += serialio.c
  30
  31 ramstage-srcs += src/mainboard/$(MAINBOARDDIR)/hda_verb.c
  32
  33 ramstage-y += rcba.c
  34 ramstage-y += me_status.c
  35 ramstage-y += reset.c
  36 ramstage-y += watchdog.c
  37 ramstage-y += acpi.c
  38
  39 ramstage-$(CONFIG_ELOG) += elog.c
  40 ramstage-y += ../common/spi.c
  41 smm-$(CONFIG_SPI_FLASH_SMM) += ../common/spi.c
  42
  43 ramstage-$(CONFIG_HAVE_SMI_HANDLER) += smi.c pmutil.c
  44 smm-$(CONFIG_HAVE_SMI_HANDLER) += smihandler.c me_9.x.c finalize.c pch.c
  45 smm-$(CONFIG_HAVE_SMI_HANDLER) += pmutil.c usb_ehci.c usb_xhci.c
  46
  47 romstage-y += early_usb.c early_smbus.c early_me.c me_status.c early_pch.c
  48 romstage-y += reset.c early_spi.c rcba.c
  49
  50 ifeq ($(CONFIG_INTEL_LYNXPOINT_LP),y)
  51 romstage-y += lp_gpio.c
  52 ramstage-y += lp_gpio.c
  53 smm-$(CONFIG_HAVE_SMI_HANDLER) += lp_gpio.c
  54 else
  55 romstage-y += gpio.c
  56 ramstage-y += gpio.c
  57 smm-$(CONFIG_HAVE_SMI_HANDLER) += gpio.c
  58 endif
  59
  60 endif