src/southbridge/intel/bd82x6x/acpi/pcie_port.asl

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2012 The Chromium OS Authors.  All Rights Reserved.
   5  *
   6  * This program is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU General Public License as
   8  * published by the Free Software Foundation; version 2 of
   9  * the License.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  */
  16
  17 /* Included in each PCIe Root Port device */
  18
  19 OperationRegion (RPCS, PCI_Config, 0x00, 0xFF)
  20 Field (RPCS, AnyAcc, NoLock, Preserve)
  21 {
  22         Offset (0x4c),  // Link Capabilities
  23         , 24,
  24         RPPN, 8,        // Root Port Number
  25         Offset (0x5A),
  26         , 3,
  27         PDC, 1,
  28         Offset (0xDF),
  29         , 6,
  30         HPCS, 1,
  31 }