src/mainboard/gizmosphere/gizmo2/dsdt.asl

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2013 Advanced Micro Devices, Inc.
   5  * Copyright (C) 2013 Sage Electronic Engineering, LLC
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; version 2 of the License.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  */
  16
  17 /* DefinitionBlock Statement */
  18 DefinitionBlock (
  19         "DSDT.AML",     /* Output filename */
  20         "DSDT",         /* Signature */
  21         0x02,           /* DSDT Revision, needs to be 2 for 64bit */
  22         "AMD   ",       /* OEMID */
  23         "COREBOOT",     /* TABLE ID */
  24         0x00010001      /* OEM Revision */
  25         )
  26 {       /* Start of ASL file */
  27         /* #include <arch/x86/acpi/debug.asl> */        /* Include global debug methods if needed */
  28
  29         /* Globals for the platform */
  30         #include "acpi/mainboard.asl"
  31
  32         /* Describe the USB Overcurrent pins */
  33         #include "acpi/usb_oc.asl"
  34
  35         /* PCI IRQ mapping for the Southbridge */
  36         #include <southbridge/amd/agesa/hudson/acpi/pcie.asl>
  37
  38         /* Describe the processor tree (\_PR) */
  39         #include <cpu/amd/agesa/family16kb/acpi/cpu.asl>
  40
  41         /* Contains the supported sleep states for this chipset */
  42         #include <southbridge/amd/agesa/hudson/acpi/sleepstates.asl>
  43
  44         /* Contains the Sleep methods (WAK, PTS, GTS, etc.) */
  45         #include "acpi/sleep.asl"
  46
  47         /* System Bus */
  48         Scope(\_SB) { /* Start \_SB scope */
  49                 /* global utility methods expected within the \_SB scope */
  50                 #include <arch/x86/acpi/globutil.asl>
  51
  52                 /* Describe IRQ Routing mapping for this platform (within the \_SB scope) */
  53                 #include "acpi/routing.asl"
  54
  55                 Device(PWRB) {
  56                         Name(_HID, EISAID("PNP0C0C"))
  57                         Name(_UID, 0xAA)
  58                         Name(_PRW, Package () {3, 0x04})
  59                         Name(_STA, 0x0B)
  60                 }
  61
  62                 Device(PCI0) {
  63                         /* Describe the AMD Northbridge */
  64                         #include <northbridge/amd/agesa/family16kb/acpi/northbridge.asl>
  65
  66                         /* Describe the AMD Fusion Controller Hub Southbridge */
  67                         #include <southbridge/amd/agesa/hudson/acpi/fch.asl>
  68                 }
  69
  70                 /* Describe PCI INT[A-H] for the Southbridge */
  71                 #include <southbridge/amd/agesa/hudson/acpi/pci_int.asl>
  72
  73         } /* End \_SB scope */
  74
  75         /* Describe SMBUS for the Southbridge */
  76         #include <southbridge/amd/agesa/hudson/acpi/smbus.asl>
  77
  78         /* Define the General Purpose Events for the platform */
  79         #include "acpi/gpe.asl"
  80
  81         /* Define the Thermal zones and methods for the platform */
  82         #include "acpi/thermal.asl"
  83
  84         /* Define the System Indicators for the platform */
  85         #include "acpi/si.asl"
  86 }
  87 /* End of ASL file */