cfl/cml/whl mainboards: Drop superfluous cpu_cluster device
[coreboot.git] / src / northbridge / intel / sandybridge / acpi / sandybridge.asl
blobf269bf408c733e6be591d445dd327779a4caf945
1 /* SPDX-License-Identifier: GPL-2.0-only */
3 #include "hostbridge.asl"
4 #include "peg.asl"
6 /* PCI Device Resource Consumption */
7 Device (PDRC)
9         Name (_HID, EISAID("PNP0C02"))
10         Name (_UID, 1)
12         Name (PDRS, ResourceTemplate() {
13                 Memory32Fixed(ReadWrite, CONFIG_FIXED_RCBA_MMIO_BASE, CONFIG_RCBA_LENGTH)
14                 // Filled by _CRS
15                 Memory32Fixed(ReadWrite, 0, 0x00008000, MCHB)
16                 Memory32Fixed(ReadWrite, 0, 0x00001000, DMIB)
17                 Memory32Fixed(ReadWrite, 0, 0x00001000, EGPB)
18                 Memory32Fixed(ReadWrite, 0xfed20000, 0x00020000) // Misc ICH
19                 Memory32Fixed(ReadWrite, 0xfed40000, 0x00005000) // TPM TIS
20                 Memory32Fixed(ReadWrite, 0xfed45000, 0x0004b000) // Misc ICH
22                 /* Required for SandyBridge sighting 3715511 */
23                 Memory32Fixed(ReadWrite, 0x20000000, 0x00200000)
24                 Memory32Fixed(ReadWrite, 0x40000000, 0x00200000)
25         })
27         // Current Resource Settings
28         Method (_CRS, 0, Serialized)
29         {
30                 CreateDwordField (PDRS, ^MCHB._BAS, MBR0)
31                 MBR0 = \_SB.PCI0.MCHC.MHBR << 15
33                 CreateDwordField (PDRS, ^DMIB._BAS, DBR0)
34                 DBR0 = \_SB.PCI0.MCHC.DMBR << 12
36                 CreateDwordField (PDRS, ^EGPB._BAS, EBR0)
37                 EBR0 = \_SB.PCI0.MCHC.EPBR << 12
39                 Return(PDRS)
40         }
43 /* Integrated graphics 0:2.0 */
44 #include <drivers/intel/gma/acpi/gfx.asl>