soc/intel/pantherlake: Add FSP-S programming
[coreboot.git] / src / mainboard / intel / harcuvar / Kconfig
blobbccb3a61e5d7c7d3b4bd9c5c74616887e6795788
1 ## SPDX-License-Identifier: GPL-2.0-only
3 if BOARD_INTEL_HARCUVAR
5 config BOARD_SPECIFIC_OPTIONS
6         def_bool y
7         select SOC_INTEL_DENVERTON_NS
8         select BOARD_ROMSIZE_KB_16384
9         select HAVE_ACPI_TABLES
11 config MAINBOARD_DIR
12         default "intel/harcuvar"
14 config MAINBOARD_PART_NUMBER
15         default "Harcuvar CRB"
17 config ENABLE_FSP_MEMORY_DOWN
18         bool "Enable Memory Down"
19         default n
20         select HAVE_SPD_IN_CBFS
21         help
22           Select this option to enable Memory Down function.
24 config SPD_LOC
25         depends on ENABLE_FSP_MEMORY_DOWN
26         hex "SPD binary location in cbfs"
27         default 0xfffdf000
28         help
29           Location of SPD binary for memory down function.
31 endif # BOARD_INTEL_HARCUVAR