src/Kconfig

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2012 Alexandru Gagniuc <mr.nuke.me@gmail.com>
   5 ## Copyright (C) 2009-2010 coresystems GmbH
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; version 2 of the License.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16
  17 mainmenu "coreboot configuration"
  18
  19 menu "General setup"
  20
  21 config COREBOOT_BUILD
  22         bool
  23         default y
  24
  25 config LOCALVERSION
  26         string "Local version string"
  27         help
  28           Append an extra string to the end of the coreboot version.
  29
  30           This can be useful if, for instance, you want to append the
  31           respective board's hostname or some other identifying string to
  32           the coreboot version number, so that you can easily distinguish
  33           boot logs of different boards from each other.
  34
  35 config CONFIGURABLE_CBFS_PREFIX
  36         bool
  37         help
  38           Select this to prompt to use to configure the prefix for cbfs files.
  39
  40 config CBFS_PREFIX
  41         string "CBFS prefix to use" if CONFIGURABLE_CBFS_PREFIX
  42         default "fallback"
  43         help
  44           Select the prefix to all files put into the image. It's "fallback"
  45           by default, "normal" is a common alternative.
  46
  47 choice
  48         prompt "Compiler to use"
  49         default COMPILER_GCC
  50         help
  51           This option allows you to select the compiler used for building
  52           coreboot.
  53           You must build the coreboot crosscompiler for the board that you
  54           have selected.
  55
  56           To build all the GCC crosscompilers (takes a LONG time), run:
  57             make crossgcc
  58
  59           For help on individual architectures, run the command:
  60             make help_toolchain
  61
  62 config COMPILER_GCC
  63         bool "GCC"
  64         help
  65           Use the GNU Compiler Collection (GCC) to build coreboot.
  66
  67           For details see http://gcc.gnu.org.
  68
  69 config COMPILER_LLVM_CLANG
  70         bool "LLVM/clang (TESTING ONLY - Not currently working)"
  71         help
  72           Use LLVM/clang to build coreboot.  To use this, you must build the
  73           coreboot version of the clang compiler.  Run the command
  74             make clang
  75           Note that this option is not currently working correctly and should
  76           really only be selected if you're trying to work on getting clang
  77           operational.
  78
  79           For details see http://clang.llvm.org.
  80
  81 endchoice
  82
  83 config ANY_TOOLCHAIN
  84         bool "Allow building with any toolchain"
  85         default n
  86         help
  87           Many toolchains break when building coreboot since it uses quite
  88           unusual linker features. Unless developers explicitely request it,
  89           we'll have to assume that they use their distro compiler by mistake.
  90           Make sure that using patched compilers is a conscious decision.
  91
  92 config CCACHE
  93         bool "Use ccache to speed up (re)compilation"
  94         default n
  95         help
  96           Enables the use of ccache for faster builds.
  97
  98           Requires the ccache utility in your system $PATH.
  99
 100           For details see https://ccache.samba.org.
 101
 102 config FMD_GENPARSER
 103         bool "Generate flashmap descriptor parser using flex and bison"
 104         default n
 105         help
 106           Enable this option if you are working on the flashmap descriptor
 107           parser and made changes to fmd_scanner.l or fmd_parser.y.
 108
 109           Otherwise, say N to use the provided pregenerated scanner/parser.
 110
 111 config UTIL_GENPARSER
 112         bool "Generate SCONFIG & BINCFG parser using flex and bison"
 113         default n
 114         help
 115           Enable this option if you are working on the sconfig device tree
 116           parser or bincfg and made changes to the .l or .y files.
 117
 118           Otherwise, say N to use the provided pregenerated scanner/parser.
 119
 120 config USE_OPTION_TABLE
 121         bool "Use CMOS for configuration values"
 122         depends on HAVE_OPTION_TABLE
 123         help
 124           Enable this option if coreboot shall read options from the "CMOS"
 125           NVRAM instead of using hard-coded values.
 126
 127 config STATIC_OPTION_TABLE
 128         bool "Load default configuration values into CMOS on each boot"
 129         depends on USE_OPTION_TABLE
 130         help
 131           Enable this option to reset "CMOS" NVRAM values to default on
 132           every boot.  Use this if you want the NVRAM configuration to
 133           never be modified from its default values.
 134
 135 config COMPRESS_RAMSTAGE
 136         bool "Compress ramstage with LZMA"
 137         depends on HAVE_RAMSTAGE
 138         # Default value set at the end of the file
 139         help
 140           Compress ramstage to save memory in the flash image. Note
 141           that decompression might slow down booting if the boot flash
 142           is connected through a slow link (i.e. SPI).
 143
 144 config COMPRESS_PRERAM_STAGES
 145         bool "Compress romstage and verstage with LZ4"
 146         depends on !ARCH_X86 && (HAVE_ROMSTAGE || HAVE_VERSTAGE)
 147         # Default value set at the end of the file
 148         help
 149           Compress romstage and (if it exists) verstage with LZ4 to save flash
 150           space and speed up boot, since the time for reading the image from SPI
 151           (and in the vboot case verifying it) is usually much greater than the
 152           time spent decompressing. Doesn't work for XIP stages (assume all
 153           ARCH_X86 for now) for obvious reasons.
 154
 155 config COMPRESS_BOOTBLOCK
 156         bool
 157         depends on HAVE_BOOTBLOCK
 158         help
 159           This option can be used to compress the bootblock with LZ4 and attach
 160           a small self-decompression stub to its front. This can drastically
 161           reduce boot time on platforms where the bootblock is loaded over a
 162           very slow connection and bootblock size trumps all other factors for
 163           speed. Since using this option usually requires changes to the
 164           SoC memlayout and possibly extra support code, it should not be
 165           user-selectable. (There's no real point in offering this to the user
 166           anyway... if it works and saves boot time, you would always want it.)
 167
 168 config INCLUDE_CONFIG_FILE
 169         bool "Include the coreboot .config file into the ROM image"
 170         # Default value set at the end of the file
 171         help
 172           Include the .config file that was used to compile coreboot
 173           in the (CBFS) ROM image. This is useful if you want to know which
 174           options were used to build a specific coreboot.rom image.
 175
 176           Saying Y here will increase the image size by 2-3KB.
 177
 178           You can use the following command to easily list the options:
 179
 180             grep -a CONFIG_ coreboot.rom
 181
 182           Alternatively, you can also use cbfstool to print the image
 183           contents (including the raw 'config' item we're looking for).
 184
 185           Example:
 186
 187             $ cbfstool coreboot.rom print
 188             coreboot.rom: 4096 kB, bootblocksize 1008, romsize 4194304,
 189                                                        offset 0x0
 190             Alignment: 64 bytes
 191
 192             Name                           Offset     Type         Size
 193             cmos_layout.bin                0x0        cmos layout  1159
 194             fallback/romstage              0x4c0      stage        339756
 195             fallback/ramstage              0x53440    stage        186664
 196             fallback/payload               0x80dc0    payload      51526
 197             config                         0x8d740    raw          3324
 198             (empty)                        0x8e480    null         3610440
 199
 200 config COLLECT_TIMESTAMPS
 201         bool "Create a table of timestamps collected during boot"
 202         default y if ARCH_X86
 203         help
 204           Make coreboot create a table of timer-ID/timer-value pairs to
 205           allow measuring time spent at different phases of the boot process.
 206
 207 config TIMESTAMPS_ON_CONSOLE
 208         bool "Print the timestamp values on the console"
 209         default n
 210         depends on COLLECT_TIMESTAMPS
 211         help
 212           Print the timestamps to the debug console if enabled at level spew.
 213
 214 config USE_BLOBS
 215         bool "Allow use of binary-only repository"
 216         help
 217           This draws in the blobs repository, which contains binary files that
 218           might be required for some chipsets or boards.
 219           This flag ensures that a "Free" option remains available for users.
 220
 221 config COVERAGE
 222         bool "Code coverage support"
 223         depends on COMPILER_GCC
 224         help
 225           Add code coverage support for coreboot. This will store code
 226           coverage information in CBMEM for extraction from user space.
 227           If unsure, say N.
 228
 229 config UBSAN
 230         bool "Undefined behavior sanitizer support"
 231         default n
 232         help
 233           Instrument the code with checks for undefined behavior. If unsure,
 234           say N because it adds a small performance penalty and may abort
 235           on code that happens to work in spite of the UB.
 236
 237 config NO_RELOCATABLE_RAMSTAGE
 238         bool
 239         default n if ARCH_X86
 240         default y
 241
 242 config RELOCATABLE_RAMSTAGE
 243         bool
 244         depends on HAVE_RAMSTAGE
 245         default !NO_RELOCATABLE_RAMSTAGE
 246         select RELOCATABLE_MODULES
 247         help
 248          The reloctable ramstage support allows for the ramstage to be built
 249          as a relocatable module. The stage loader can identify a place
 250          out of the OS way so that copying memory is unnecessary during an S3
 251          wake. When selecting this option the romstage is responsible for
 252          determing a stack location to use for loading the ramstage.
 253
 254 config CACHE_RELOCATED_RAMSTAGE_OUTSIDE_CBMEM
 255         depends on RELOCATABLE_RAMSTAGE
 256         bool
 257         help
 258          The relocated ramstage is saved in an area specified by the
 259          by the board and/or chipset.
 260
 261 config UPDATE_IMAGE
 262         bool "Update existing coreboot.rom image"
 263         help
 264           If this option is enabled, no new coreboot.rom file
 265           is created. Instead it is expected that there already
 266           is a suitable file for further processing.
 267           The bootblock will not be modified.
 268
 269           If unsure, select 'N'
 270
 271 config BOOTSPLASH_IMAGE
 272         bool "Add a bootsplash image"
 273         help
 274           Select this option if you have a bootsplash image that you would
 275           like to add to your ROM.
 276
 277           This will only add the image to the ROM. To actually run it check
 278           options under 'Display' section.
 279
 280 config BOOTSPLASH_FILE
 281         string "Bootsplash path and filename"
 282         depends on BOOTSPLASH_IMAGE
 283         # Default value set at the end of the file
 284         help
 285           The path and filename of the file to use as graphical bootsplash
 286           screen. The file format has to be jpg.
 287
 288 config HAVE_RAMPAYLOAD
 289         bool
 290
 291 config RAMPAYLOAD
 292         bool "Enable coreboot flow without executing ramstage"
 293         default n
 294         depends on HAVE_RAMPAYLOAD
 295         help
 296           If this option is enabled, coreboot flow will skip ramstage
 297           loading and execution of ramstage to load payload.
 298
 299           Instead it is expected to load payload from postcar stage itself.
 300
 301           In this flow coreboot will perform basic x86 initialization
 302           (DRAM resource allocation), MTRR programming,
 303           Skip PCI enumeration logic and only allocate BAR for fixed devices
 304           (bootable devices, TPM over GSPI).
 305
 306 endmenu
 307
 308 menu "Mainboard"
 309
 310 source "src/mainboard/Kconfig"
 311
 312 config DEVICETREE
 313         string
 314         default "devicetree.cb"
 315         help
 316           This symbol allows mainboards to select a different file under their
 317           mainboard directory for the devicetree.cb file.  This allows the board
 318           variants that need different devicetrees to be in the same directory.
 319
 320           Examples: "devicetree.variant.cb"
 321                     "variant/devicetree.cb"
 322
 323 config OVERRIDE_DEVICETREE
 324         string
 325         default ""
 326         help
 327           This symbol allows variants to provide an override devicetree file to
 328           override the registers and/or add new devices on top of the ones
 329           provided by baseboard devicetree using CONFIG_DEVICETREE.
 330
 331           Examples: "devicetree.variant-override.cb"
 332                     "variant/devicetree-override.cb"
 333
 334 config CBFS_SIZE
 335         hex "Size of CBFS filesystem in ROM"
 336         # Default value set at the end of the file
 337         help
 338           This is the part of the ROM actually managed by CBFS, located at the
 339           end of the ROM (passed through cbfstool -o) on x86 and at at the start
 340           of the ROM (passed through cbfstool -s) everywhere else. It defaults
 341           to span the whole ROM on all but Intel systems that use an Intel Firmware
 342           Descriptor.  It can be overridden to make coreboot live alongside other
 343           components like ChromeOS's vboot/FMAP or Intel's IFD / ME / TXE
 344           binaries.
 345
 346 config FMDFILE
 347         string "fmap description file in fmd format"
 348         default "src/mainboard/$(CONFIG_MAINBOARD_DIR)/chromeos.fmd" if CHROMEOS
 349         default ""
 350         help
 351           The build system creates a default FMAP from ROM_SIZE and CBFS_SIZE,
 352           but in some cases more complex setups are required.
 353           When an fmd is specified, it overrides the default format.
 354
 355 endmenu
 356
 357 # load site-local kconfig to allow user specific defaults and overrides
 358 source "site-local/Kconfig"
 359
 360 config SYSTEM_TYPE_LAPTOP
 361         default n
 362         bool
 363
 364 config SYSTEM_TYPE_TABLET
 365         default n
 366         bool
 367
 368 config SYSTEM_TYPE_DETACHABLE
 369         default n
 370         bool
 371
 372 config SYSTEM_TYPE_CONVERTIBLE
 373         default n
 374         bool
 375
 376 config CBFS_AUTOGEN_ATTRIBUTES
 377         default n
 378         bool
 379         help
 380           If this option is selected, every file in cbfs which has a constraint
 381           regarding position or alignment will get an additional file attribute
 382           which describes this constraint.
 383
 384 menu "Chipset"
 385
 386 comment "SoC"
 387 source "src/soc/*/Kconfig"
 388 comment "CPU"
 389 source "src/cpu/Kconfig"
 390 comment "Northbridge"
 391 source "src/northbridge/*/*/Kconfig"
 392 comment "Southbridge"
 393 source "src/southbridge/*/*/Kconfig"
 394 comment "Super I/O"
 395 source "src/superio/*/*/Kconfig"
 396 comment "Embedded Controllers"
 397 source "src/ec/acpi/Kconfig"
 398 source "src/ec/*/*/Kconfig"
 399
 400 source "src/southbridge/intel/common/firmware/Kconfig"
 401 source "src/vendorcode/*/Kconfig"
 402
 403 source "src/arch/*/Kconfig"
 404
 405 endmenu
 406
 407 source "src/device/Kconfig"
 408
 409 menu "Generic Drivers"
 410 source "src/drivers/*/Kconfig"
 411 source "src/drivers/*/*/Kconfig"
 412 source "src/commonlib/storage/Kconfig"
 413 endmenu
 414
 415 menu "Security"
 416
 417 source "src/security/Kconfig"
 418
 419 endmenu
 420
 421 source "src/acpi/Kconfig"
 422
 423 # This option is for the current boards/chipsets where SPI flash
 424 # is not the boot device. Currently nearly all boards/chipsets assume
 425 # SPI flash is the boot device.
 426 config BOOT_DEVICE_NOT_SPI_FLASH
 427         bool
 428         default n
 429
 430 config BOOT_DEVICE_SPI_FLASH
 431         bool
 432         default y if !BOOT_DEVICE_NOT_SPI_FLASH
 433         default n
 434
 435 config BOOT_DEVICE_MEMORY_MAPPED
 436         bool
 437         default y if ARCH_X86 && BOOT_DEVICE_SPI_FLASH
 438         default n
 439         help
 440           Inform system if SPI is memory-mapped or not.
 441
 442 config BOOT_DEVICE_SUPPORTS_WRITES
 443         bool
 444         default n
 445         help
 446           Indicate that the platform has writable boot device
 447           support.
 448
 449 config RTC
 450         bool
 451         default n
 452
 453 config HEAP_SIZE
 454         hex
 455         default 0x100000 if FLATTENED_DEVICE_TREE
 456         default 0x4000
 457
 458 config STACK_SIZE
 459         hex
 460         default 0x1000 if ARCH_X86
 461         default 0x0
 462
 463 config MAX_CPUS
 464         int
 465         default 1
 466
 467 source "src/console/Kconfig"
 468
 469 config HAVE_ACPI_RESUME
 470         bool
 471         default n
 472
 473 config ACPI_HUGE_LOWMEM_BACKUP
 474         bool
 475         default n
 476         help
 477           On S3 resume path, backup low memory from RAMBASE..RAMTOP in CBMEM.
 478
 479 config RESUME_PATH_SAME_AS_BOOT
 480         bool
 481         default y if ARCH_X86
 482         depends on HAVE_ACPI_RESUME
 483         help
 484           This option indicates that when a system resumes it takes the
 485           same path as a regular boot. e.g. an x86 system runs from the
 486           reset vector at 0xfffffff0 on both resume and warm/cold boot.
 487
 488 config HAVE_ROMSTAGE_CONSOLE_SPINLOCK
 489         bool
 490         default n
 491
 492 config HAVE_ROMSTAGE_NVRAM_CBFS_SPINLOCK
 493         bool
 494         default n
 495         help
 496           This should be enabled on certain plaforms, such as the AMD
 497           SR565x, that cannot handle concurrent CBFS accesses from
 498           multiple APs during early startup.
 499
 500 config HAVE_ROMSTAGE_MICROCODE_CBFS_SPINLOCK
 501         bool
 502         default n
 503
 504 config HAVE_MONOTONIC_TIMER
 505         def_bool n
 506         help
 507          The board/chipset provides a monotonic timer.
 508
 509 config GENERIC_UDELAY
 510         def_bool n
 511         depends on HAVE_MONOTONIC_TIMER
 512         help
 513          The board/chipset uses a generic udelay function utilizing the
 514          monotonic timer.
 515
 516 config TIMER_QUEUE
 517         def_bool n
 518         depends on HAVE_MONOTONIC_TIMER
 519         help
 520           Provide a timer queue for performing time-based callbacks.
 521
 522 config COOP_MULTITASKING
 523         def_bool n
 524         depends on TIMER_QUEUE && ARCH_X86
 525         help
 526           Cooperative multitasking allows callbacks to be multiplexed on the
 527           main thread of ramstage. With this enabled it allows for multiple
 528           execution paths to take place when they have udelay() calls within
 529           their code.
 530
 531 config NUM_THREADS
 532         int
 533         default 4
 534         depends on COOP_MULTITASKING
 535         help
 536           How many execution threads to cooperatively multitask with.
 537
 538 config HAVE_OPTION_TABLE
 539         bool
 540         default n
 541         help
 542           This variable specifies whether a given board has a cmos.layout
 543           file containing NVRAM/CMOS bit definitions.
 544           It defaults to 'n' but can be selected in mainboard/*/Kconfig.
 545
 546 config PIRQ_ROUTE
 547         bool
 548         default n
 549
 550 config HAVE_SMI_HANDLER
 551         bool
 552         default n
 553
 554 config PCI_IO_CFG_EXT
 555         bool
 556         default n
 557
 558 config IOAPIC
 559         bool
 560         default n
 561
 562 config USE_WATCHDOG_ON_BOOT
 563         bool
 564         default n
 565
 566 config GFXUMA
 567         bool
 568         default n
 569         help
 570           Enable Unified Memory Architecture for graphics.
 571
 572 config HAVE_ACPI_TABLES
 573         bool
 574         help
 575           This variable specifies whether a given board has ACPI table support.
 576           It is usually set in mainboard/*/Kconfig.
 577
 578 config HAVE_MP_TABLE
 579         bool
 580         help
 581           This variable specifies whether a given board has MP table support.
 582           It is usually set in mainboard/*/Kconfig.
 583           Whether or not the MP table is actually generated by coreboot
 584           is configurable by the user via GENERATE_MP_TABLE.
 585
 586 config HAVE_PIRQ_TABLE
 587         bool
 588         help
 589           This variable specifies whether a given board has PIRQ table support.
 590           It is usually set in mainboard/*/Kconfig.
 591           Whether or not the PIRQ table is actually generated by coreboot
 592           is configurable by the user via GENERATE_PIRQ_TABLE.
 593
 594 config MAX_PIRQ_LINKS
 595         int
 596         default 4
 597         help
 598           This variable specifies the number of PIRQ interrupt links which are
 599           routable. On most chipsets, this is 4, INTA through INTD. Some
 600           chipsets offer more than four links, commonly up to INTH. They may
 601           also have a separate link for ATA or IOAPIC interrupts. When the PIRQ
 602           table specifies links greater than 4, pirq_route_irqs will not
 603           function properly, unless this variable is correctly set.
 604
 605 config COMMON_FADT
 606         bool
 607         default n
 608
 609 config ACPI_NHLT
 610         bool
 611         default n
 612         help
 613           Build support for NHLT (non HD Audio) ACPI table generation.
 614
 615 config ACPI_BERT
 616         bool
 617         depends on HAVE_ACPI_TABLES
 618         help
 619           Build an ACPI Boot Error Record Table.
 620
 621 #These Options are here to avoid "undefined" warnings.
 622 #The actual selection and help texts are in the following menu.
 623
 624 menu "System tables"
 625
 626 config GENERATE_MP_TABLE
 627         prompt "Generate an MP table" if HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 628         bool
 629         default HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 630         help
 631           Generate an MP table (conforming to the Intel MultiProcessor
 632           specification 1.4) for this board.
 633
 634           If unsure, say Y.
 635
 636 config GENERATE_PIRQ_TABLE
 637         prompt "Generate a PIRQ table" if HAVE_PIRQ_TABLE
 638         bool
 639         default HAVE_PIRQ_TABLE
 640         help
 641           Generate a PIRQ table for this board.
 642
 643           If unsure, say Y.
 644
 645 config GENERATE_SMBIOS_TABLES
 646         depends on ARCH_X86
 647         bool "Generate SMBIOS tables"
 648         default y
 649         help
 650           Generate SMBIOS tables for this board.
 651
 652           If unsure, say Y.
 653
 654 config SMBIOS_PROVIDED_BY_MOBO
 655         bool
 656         default n
 657
 658 config MAINBOARD_SERIAL_NUMBER
 659         prompt "SMBIOS Serial Number" if !SMBIOS_PROVIDED_BY_MOBO
 660         string
 661         depends on GENERATE_SMBIOS_TABLES
 662         default "123456789"
 663         help
 664           The Serial Number to store in SMBIOS structures.
 665
 666 config MAINBOARD_VERSION
 667         prompt "SMBIOS Version Number" if !SMBIOS_PROVIDED_BY_MOBO
 668         string
 669         depends on GENERATE_SMBIOS_TABLES
 670         default "1.0"
 671         help
 672           The Version Number to store in SMBIOS structures.
 673
 674 config MAINBOARD_SMBIOS_MANUFACTURER
 675         prompt "SMBIOS Manufacturer" if !SMBIOS_PROVIDED_BY_MOBO
 676         string
 677         depends on GENERATE_SMBIOS_TABLES
 678         default MAINBOARD_VENDOR
 679         help
 680           Override the default Manufacturer stored in SMBIOS structures.
 681
 682 config MAINBOARD_SMBIOS_PRODUCT_NAME
 683         prompt "SMBIOS Product name" if !SMBIOS_PROVIDED_BY_MOBO
 684         string
 685         depends on GENERATE_SMBIOS_TABLES
 686         default MAINBOARD_PART_NUMBER
 687         help
 688           Override the default Product name stored in SMBIOS structures.
 689
 690 config SMBIOS_ENCLOSURE_TYPE
 691         hex
 692         depends on GENERATE_SMBIOS_TABLES
 693         default 0x09 if SYSTEM_TYPE_LAPTOP
 694         default 0x1e if SYSTEM_TYPE_TABLET
 695         default 0x1f if SYSTEM_TYPE_CONVERTIBLE
 696         default 0x20 if SYSTEM_TYPE_DETACHABLE
 697         default 0x03
 698         help
 699           System Enclosure or Chassis Types as defined in SMBIOS specification.
 700           The default value is SMBIOS_ENCLOSURE_DESKTOP (0x03) but laptop,
 701           convertible, or tablet enclosure will be used if the appropriate
 702           system type is selected.
 703
 704 endmenu
 705
 706 source "payloads/Kconfig"
 707
 708 menu "Debugging"
 709
 710 comment "CPU Debug Settings"
 711 source "src/cpu/*/Kconfig.debug"
 712
 713 comment "General Debug Settings"
 714
 715 # TODO: Better help text and detailed instructions.
 716 config GDB_STUB
 717         bool "GDB debugging support"
 718         default n
 719         depends on CONSOLE_SERIAL
 720         help
 721           If enabled, you will be able to set breakpoints for gdb debugging.
 722           See src/arch/x86/lib/c_start.S for details.
 723
 724 config GDB_WAIT
 725         bool "Wait for a GDB connection in the ramstage"
 726         default n
 727         depends on GDB_STUB
 728         help
 729           If enabled, coreboot will wait for a GDB connection in the ramstage.
 730
 731
 732 config FATAL_ASSERTS
 733         bool "Halt when hitting a BUG() or assertion error"
 734         default n
 735         help
 736           If enabled, coreboot will call hlt() on a BUG() or failed ASSERT().
 737
 738 config HAVE_DEBUG_GPIO
 739         bool
 740
 741 config DEBUG_GPIO
 742         bool "Output verbose GPIO debug messages"
 743         depends on HAVE_DEBUG_GPIO
 744
 745 config DEBUG_CBFS
 746         bool "Output verbose CBFS debug messages"
 747         default n
 748         help
 749           This option enables additional CBFS related debug messages.
 750
 751 config HAVE_DEBUG_RAM_SETUP
 752         def_bool n
 753
 754 config DEBUG_RAM_SETUP
 755         bool "Output verbose RAM init debug messages"
 756         default n
 757         depends on HAVE_DEBUG_RAM_SETUP
 758         help
 759           This option enables additional RAM init related debug messages.
 760           It is recommended to enable this when debugging issues on your
 761           board which might be RAM init related.
 762
 763           Note: This option will increase the size of the coreboot image.
 764
 765           If unsure, say N.
 766
 767 config DEBUG_PIRQ
 768         bool "Check PIRQ table consistency"
 769         default n
 770         depends on GENERATE_PIRQ_TABLE
 771         help
 772           If unsure, say N.
 773
 774 config HAVE_DEBUG_SMBUS
 775         def_bool n
 776
 777 config DEBUG_SMBUS
 778         bool "Output verbose SMBus debug messages"
 779         default n
 780         depends on HAVE_DEBUG_SMBUS
 781         help
 782           This option enables additional SMBus (and SPD) debug messages.
 783
 784           Note: This option will increase the size of the coreboot image.
 785
 786           If unsure, say N.
 787
 788 config DEBUG_SMI
 789         bool "Output verbose SMI debug messages"
 790         default n
 791         depends on HAVE_SMI_HANDLER
 792         select SPI_FLASH_SMM if SPI_CONSOLE || CONSOLE_SPI_FLASH
 793         help
 794           This option enables additional SMI related debug messages.
 795
 796           Note: This option will increase the size of the coreboot image.
 797
 798           If unsure, say N.
 799
 800 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 801 # printk(BIOS_DEBUG, ...) calls.
 802 config DEBUG_MALLOC
 803         prompt "Output verbose malloc debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 804         bool
 805         default n
 806         help
 807           This option enables additional malloc related debug messages.
 808
 809           Note: This option will increase the size of the coreboot image.
 810
 811           If unsure, say N.
 812
 813 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 814 # printk(BIOS_DEBUG, ...) calls.
 815 config DEBUG_ACPI
 816         prompt "Output verbose ACPI debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 817         bool
 818         default n
 819         help
 820           This option enables additional ACPI related debug messages.
 821
 822           Note: This option will slightly increase the size of the coreboot image.
 823
 824           If unsure, say N.
 825
 826 config DEBUG_CONSOLE_INIT
 827         bool "Debug console initialisation code"
 828         default n
 829         help
 830           With this option printk()'s are attempted before console hardware
 831           initialisation has been completed. Your mileage may vary.
 832
 833           Typically you will need to modify source in console_hw_init() such
 834           that a working console appears before the one you want to debug.
 835
 836           If unsure, say N.
 837
 838 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 839 # printk(BIOS_DEBUG, ...) calls.
 840 config REALMODE_DEBUG
 841         prompt "Enable debug messages for option ROM execution" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 842         bool
 843         default n
 844         depends on PCI_OPTION_ROM_RUN_REALMODE
 845         help
 846           This option enables additional x86emu related debug messages.
 847
 848           Note: This option will increase the time to emulate a ROM.
 849
 850           If unsure, say N.
 851
 852 config X86EMU_DEBUG
 853         bool "Output verbose x86emu debug messages"
 854         default n
 855         depends on PCI_OPTION_ROM_RUN_YABEL
 856         help
 857           This option enables additional x86emu related debug messages.
 858
 859           Note: This option will increase the size of the coreboot image.
 860
 861           If unsure, say N.
 862
 863 config X86EMU_DEBUG_JMP
 864         bool "Trace JMP/RETF"
 865         default n
 866         depends on X86EMU_DEBUG
 867         help
 868           Print information about JMP and RETF opcodes from x86emu.
 869
 870           Note: This option will increase the size of the coreboot image.
 871
 872           If unsure, say N.
 873
 874 config X86EMU_DEBUG_TRACE
 875         bool "Trace all opcodes"
 876         default n
 877         depends on X86EMU_DEBUG
 878         help
 879           Print _all_ opcodes that are executed by x86emu.
 880
 881           WARNING: This will produce a LOT of output and take a long time.
 882
 883           Note: This option will increase the size of the coreboot image.
 884
 885           If unsure, say N.
 886
 887 config X86EMU_DEBUG_PNP
 888         bool "Log Plug&Play accesses"
 889         default n
 890         depends on X86EMU_DEBUG
 891         help
 892           Print Plug And Play accesses made by option ROMs.
 893
 894           Note: This option will increase the size of the coreboot image.
 895
 896           If unsure, say N.
 897
 898 config X86EMU_DEBUG_DISK
 899         bool "Log Disk I/O"
 900         default n
 901         depends on X86EMU_DEBUG
 902         help
 903           Print Disk I/O related messages.
 904
 905           Note: This option will increase the size of the coreboot image.
 906
 907           If unsure, say N.
 908
 909 config X86EMU_DEBUG_PMM
 910         bool "Log PMM"
 911         default n
 912         depends on X86EMU_DEBUG
 913         help
 914           Print messages related to POST Memory Manager (PMM).
 915
 916           Note: This option will increase the size of the coreboot image.
 917
 918           If unsure, say N.
 919
 920
 921 config X86EMU_DEBUG_VBE
 922         bool "Debug VESA BIOS Extensions"
 923         default n
 924         depends on X86EMU_DEBUG
 925         help
 926           Print messages related to VESA BIOS Extension (VBE) functions.
 927
 928           Note: This option will increase the size of the coreboot image.
 929
 930           If unsure, say N.
 931
 932 config X86EMU_DEBUG_INT10
 933         bool "Redirect INT10 output to console"
 934         default n
 935         depends on X86EMU_DEBUG
 936         help
 937           Let INT10 (i.e. character output) calls print messages to debug output.
 938
 939           Note: This option will increase the size of the coreboot image.
 940
 941           If unsure, say N.
 942
 943 config X86EMU_DEBUG_INTERRUPTS
 944         bool "Log intXX calls"
 945         default n
 946         depends on X86EMU_DEBUG
 947         help
 948           Print messages related to interrupt handling.
 949
 950           Note: This option will increase the size of the coreboot image.
 951
 952           If unsure, say N.
 953
 954 config X86EMU_DEBUG_CHECK_VMEM_ACCESS
 955         bool "Log special memory accesses"
 956         default n
 957         depends on X86EMU_DEBUG
 958         help
 959           Print messages related to accesses to certain areas of the virtual
 960           memory (e.g. BDA (BIOS Data Area) or interrupt vectors)
 961
 962           Note: This option will increase the size of the coreboot image.
 963
 964           If unsure, say N.
 965
 966 config X86EMU_DEBUG_MEM
 967         bool "Log all memory accesses"
 968         default n
 969         depends on X86EMU_DEBUG
 970         help
 971           Print memory accesses made by option ROM.
 972           Note: This also includes accesses to fetch instructions.
 973
 974           Note: This option will increase the size of the coreboot image.
 975
 976           If unsure, say N.
 977
 978 config X86EMU_DEBUG_IO
 979         bool "Log IO accesses"
 980         default n
 981         depends on X86EMU_DEBUG
 982         help
 983           Print I/O accesses made by option ROM.
 984
 985           Note: This option will increase the size of the coreboot image.
 986
 987           If unsure, say N.
 988
 989 config X86EMU_DEBUG_TIMINGS
 990         bool "Output timing information"
 991         default n
 992         depends on X86EMU_DEBUG && UDELAY_LAPIC && HAVE_MONOTONIC_TIMER
 993         help
 994           Print timing information needed by i915tool.
 995
 996           If unsure, say N.
 997
 998 config DEBUG_SPI_FLASH
 999         bool "Output verbose SPI flash debug messages"
1000         default n
1001         depends on SPI_FLASH
1002         help
1003           This option enables additional SPI flash related debug messages.
1004
1005 if SOUTHBRIDGE_INTEL_BD82X6X && DEFAULT_CONSOLE_LOGLEVEL_8
1006 # Only visible with the right southbridge and loglevel.
1007 config DEBUG_INTEL_ME
1008         bool "Verbose logging for Intel Management Engine"
1009         default n
1010         help
1011           Enable verbose logging for Intel Management Engine driver that
1012           is present on Intel 6-series chipsets.
1013 endif
1014
1015 config TRACE
1016         bool "Trace function calls"
1017         default n
1018         help
1019           If enabled, every function will print information to console once
1020           the function is entered. The syntax is ~0xaaaabbbb(0xccccdddd)
1021           the 0xaaaabbbb is the actual function and 0xccccdddd is EIP
1022           of calling function. Please note some printk related functions
1023           are omitted from trace to have good looking console dumps.
1024
1025 config DEBUG_COVERAGE
1026         bool "Debug code coverage"
1027         default n
1028         depends on COVERAGE
1029         help
1030           If enabled, the code coverage hooks in coreboot will output some
1031           information about the coverage data that is dumped.
1032
1033 config DEBUG_BOOT_STATE
1034         bool "Debug boot state machine"
1035         default n
1036         help
1037           Control debugging of the boot state machine.  When selected displays
1038           the state boundaries in ramstage.
1039
1040 config DEBUG_ADA_CODE
1041         bool "Compile debug code in Ada sources"
1042         default n
1043         help
1044           Add the compiler switch `-gnata` to compile code guarded by
1045           `pragma Debug`.
1046
1047 config HAVE_EM100_SUPPORT
1048         bool "Platform can support the Dediprog EM100 SPI emulator"
1049         help
1050           This is enabled by platforms which can support using the EM100.
1051
1052 config EM100
1053         bool "Configure image for EM100 usage"
1054         depends on HAVE_EM100_SUPPORT
1055         help
1056           The Dediprog EM100 SPI emulator allows fast loading of new SPI images
1057           over USB. However it only supports a maximum SPI clock of 20MHz and
1058           single data output. Enable this option to use a 20MHz SPI clock and
1059           disable "Dual Output Fast Read" Support.
1060
1061           On AMD platforms this changes the SPI speed at run-time if the
1062           mainboard code supports this. On supported Intel platforms this works
1063           by changing the settings in the descriptor.bin file.
1064
1065 endmenu
1066
1067
1068 ###############################################################################
1069 # Set variables with no prompt - these can be set anywhere, and putting at
1070 # the end of this file gives the most flexibility.
1071
1072 source "src/lib/Kconfig"
1073
1074 config ENABLE_APIC_EXT_ID
1075         bool
1076         default n
1077
1078 config WARNINGS_ARE_ERRORS
1079         bool
1080         default y
1081
1082 # The four POWER_BUTTON_DEFAULT_ENABLE, POWER_BUTTON_DEFAULT_DISABLE,
1083 # POWER_BUTTON_FORCE_ENABLE and POWER_BUTTON_FORCE_DISABLE options are
1084 # mutually exclusive. One of these options must be selected in the
1085 # mainboard Kconfig if the chipset supports enabling and disabling of
1086 # the power button. Chipset code uses the ENABLE_POWER_BUTTON option set
1087 # in mainboard/Kconfig to know if the button should be enabled or not.
1088
1089 config POWER_BUTTON_DEFAULT_ENABLE
1090         def_bool n
1091         help
1092           Select when the board has a power button which can optionally be
1093           disabled by the user.
1094
1095 config POWER_BUTTON_DEFAULT_DISABLE
1096         def_bool n
1097         help
1098           Select when the board has a power button which can optionally be
1099           enabled by the user, e.g. when the board ships with a jumper over
1100           the power switch contacts.
1101
1102 config POWER_BUTTON_FORCE_ENABLE
1103         def_bool n
1104         help
1105           Select when the board requires that the power button is always
1106           enabled.
1107
1108 config POWER_BUTTON_FORCE_DISABLE
1109         def_bool n
1110         help
1111           Select when the board requires that the power button is always
1112           disabled, e.g. when it has been hardwired to ground.
1113
1114 config POWER_BUTTON_IS_OPTIONAL
1115         bool
1116         default y if POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE
1117         default n if !(POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE)
1118         help
1119           Internal option that controls ENABLE_POWER_BUTTON visibility.
1120
1121 config REG_SCRIPT
1122         bool
1123         default n
1124         help
1125           Internal option that controls whether we compile in register scripts.
1126
1127 config MAX_REBOOT_CNT
1128         int
1129         default 3
1130         help
1131           Internal option that sets the maximum number of bootblock executions allowed
1132           with the normal image enabled before assuming the normal image is defective
1133           and switching to the fallback image.
1134
1135 config UNCOMPRESSED_RAMSTAGE
1136         bool
1137
1138 config NO_XIP_EARLY_STAGES
1139         bool
1140         default n if ARCH_X86
1141         default y
1142         help
1143           Identify if early stages are eXecute-In-Place(XIP).
1144
1145 config EARLY_CBMEM_LIST
1146         bool
1147         default n
1148         help
1149           Enable display of CBMEM during romstage and postcar.
1150
1151 config RELOCATABLE_MODULES
1152         bool
1153         help
1154           If RELOCATABLE_MODULES is selected then support is enabled for
1155           building relocatable modules in the RAM stage. Those modules can be
1156           loaded anywhere and all the relocations are handled automatically.
1157
1158 config NO_STAGE_CACHE
1159         bool
1160         default y if !HAVE_ACPI_RESUME
1161         help
1162           Do not save any component in stage cache for resume path. On resume,
1163           all components would be read back from CBFS again.
1164
1165 config GENERIC_GPIO_LIB
1166         bool
1167         help
1168           If enabled, compile the generic GPIO library. A "generic" GPIO
1169           implies configurability usually found on SoCs, particularly the
1170           ability to control internal pull resistors.
1171
1172 config BOOTBLOCK_CUSTOM
1173         # To be selected by arch, SoC or mainboard if it does not want use the normal
1174         # src/lib/bootblock.c#main() C entry point.
1175         bool
1176
1177 config C_ENVIRONMENT_BOOTBLOCK
1178         # To be selected by arch or platform if a C environment is available during the
1179         # bootblock. Normally this signifies availability of RW memory (e.g. SRAM).
1180         bool
1181
1182 ###############################################################################
1183 # Set default values for symbols created before mainboards.  This allows the
1184 # option to be displayed in the general menu, but the default to be loaded in
1185 # the mainboard if desired.
1186 config COMPRESS_RAMSTAGE
1187         default y if !UNCOMPRESSED_RAMSTAGE
1188
1189 config COMPRESS_PRERAM_STAGES
1190         depends on !ARCH_X86
1191         default y
1192
1193 config INCLUDE_CONFIG_FILE
1194         default y
1195
1196 config BOOTSPLASH_FILE
1197         depends on BOOTSPLASH_IMAGE
1198         default "bootsplash.jpg"
1199
1200 config CBFS_SIZE
1201         default ROM_SIZE
1202
1203 config HAVE_BOOTBLOCK
1204         bool
1205         default y
1206
1207 config HAVE_VERSTAGE
1208         bool
1209         depends on VBOOT_SEPARATE_VERSTAGE
1210         default y
1211
1212 config HAVE_ROMSTAGE
1213         bool
1214         default y
1215
1216 config HAVE_POSTCAR
1217         bool
1218         depends on POSTCAR_STAGE
1219         default y
1220
1221 config HAVE_RAMSTAGE
1222         bool
1223         default n if RAMPAYLOAD
1224         default y