src/soc/intel/quark/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0-only
   2
   3 config SOC_INTEL_QUARK
   4         bool
   5         help
   6           Intel Quark support
   7
   8 if SOC_INTEL_QUARK
   9
  10 config CPU_SPECIFIC_OPTIONS
  11         def_bool y
  12         select ARCH_BOOTBLOCK_X86_32
  13         select ARCH_RAMSTAGE_X86_32
  14         select ARCH_ROMSTAGE_X86_32
  15         select ARCH_VERSTAGE_X86_32
  16         select NO_MMCONF_SUPPORT
  17         select REG_SCRIPT
  18         select PLATFORM_USES_FSP2_0
  19         select SOC_INTEL_COMMON
  20         select SOC_INTEL_COMMON_RESET
  21         select SOC_SETS_MSRS
  22         select SPI_FLASH
  23         select UART_OVERRIDE_REFCLK
  24         select UDELAY_TSC
  25         select TSC_MONOTONIC_TIMER
  26         select UNCOMPRESSED_RAMSTAGE
  27         select USE_MARCH_586
  28         select NO_SMM
  29
  30 #####
  31 # Debug serial output
  32 #     The following options configure the debug serial port
  33 #####
  34
  35 config ENABLE_BUILTIN_HSUART0
  36         bool "Enable built-in HSUART0"
  37         default n
  38         select NO_UART_ON_SUPERIO
  39         select DRIVERS_UART_8250MEM_32
  40         help
  41           The Quark SoC has two HSUART. Choose this option to configure the pads
  42           and enable HSUART0, which can be used for the debug console.
  43
  44 config ENABLE_BUILTIN_HSUART1
  45         bool "Enable built-in HSUART1"
  46         default n
  47         depends on ! ENABLE_BUILTIN_HSUART0
  48         select NO_UART_ON_SUPERIO
  49         select DRIVERS_UART_8250MEM_32
  50         help
  51           The Quark SoC has two HSUART. Choose this option to configure the pads
  52           and enable HSUART1, which can be used for the debug console.
  53
  54 config TTYS0_BASE
  55         hex "HSUART Base Address"
  56         default 0xA0019000
  57         depends on ENABLE_BUILTIN_HSUART0 || ENABLE_BUILTIN_HSUART1
  58         help
  59           Memory mapped MMIO of HSUART.
  60
  61 config TTYS0_LCS
  62         int
  63         default 3
  64         depends on ENABLE_BUILTIN_HSUART0 || ENABLE_BUILTIN_HSUART1
  65
  66 # Console: PCI UART bus 0 << 20, device 20 << 15, function x << 12
  67 #          Valid bit, PCI UART in use: 1 << 31
  68 config UART_PCI_ADDR
  69         hex
  70         default 0x800a1000 if ENABLE_BUILTIN_HSUART0
  71         default 0x800a5000 if ENABLE_BUILTIN_HSUART1
  72         depends on ENABLE_BUILTIN_HSUART0 || ENABLE_BUILTIN_HSUART1
  73
  74 #####
  75 # Debug support
  76 #     The following options provide debug support for the Quark coreboot
  77 #     code.  The SD LED is used as a binary marker to determine if a
  78 #     specific point in the execution flow has been reached.
  79 #####
  80
  81 config ENABLE_DEBUG_LED
  82         bool
  83         default n
  84         help
  85           Enable the use of the SD LED for early debugging before serial output
  86           is available.  Setting this LED indicates that control has reached the
  87           desired check point.
  88
  89 config ENABLE_DEBUG_LED_ESRAM
  90         bool "SD LED indicates ESRAM initialized"
  91         default n
  92         select ENABLE_DEBUG_LED
  93         help
  94           Indicate that ESRAM has been successfully initialized.  If the SD LED
  95           does not light then the ESRAM initialization needs to be debugged.
  96
  97 config ENABLE_DEBUG_LED_BOOTBLOCK_ENTRY
  98         bool "SD LED indicates bootblock.c successfully entered"
  99         default n
 100         select ENABLE_DEBUG_LED
 101         help
 102           Indicate that bootblock_c_entry was entered.  If the SD LED does not
 103           light then debug the code between ESRAM and bootblock_c_entry.
 104
 105 config ENABLE_DEBUG_LED_SOC_EARLY_INIT_ENTRY
 106         bool "SD LED indicates bootblock_soc_early_init successfully entered"
 107         default n
 108         select ENABLE_DEBUG_LED
 109         help
 110           Indicate that bootblock_soc_early_init was entered.  If the SD LED
 111           does not light then debug the code in bootblock_main_with_timestamp.
 112
 113 config ENABLE_DEBUG_LED_SOC_EARLY_INIT_EXIT
 114         bool "SD LED indicates bootblock_soc_early_init successfully exited"
 115         default n
 116         select ENABLE_DEBUG_LED
 117         help
 118           Indicate that bootblock_soc_early_init exited.  If the SD LED does not
 119           light then debug the scripts in bootblock_soc_early_init.
 120
 121 config ENABLE_DEBUG_LED_SOC_INIT_ENTRY
 122         bool "SD LED indicates bootblock_soc_init successfully entered"
 123         default n
 124         select ENABLE_DEBUG_LED
 125         help
 126           Indicate that bootblock_soc_init was entered.  If the SD LED does not
 127           light then debug the code in bootblock_mainboard_early_init and
 128           console_init.  If the SD LED does light but there is no serial then
 129           debug the serial port configuration and initialization.
 130
 131 #####
 132 # ESRAM layout
 133 #     Specify the portion of the ESRAM for coreboot to use as its data area.
 134 #####
 135
 136 config DCACHE_RAM_BASE
 137         hex
 138         default 0x80000000
 139
 140 config DCACHE_RAM_SIZE
 141         hex
 142         default 0x40000
 143
 144 config DISPLAY_ESRAM_LAYOUT
 145         bool "Display ESRAM layout"
 146         default n
 147         help
 148           Select this option to display coreboot's use of ESRAM.
 149
 150 #####
 151 # Flash layout
 152 #     Specify the size of the coreboot file system in the read-only
 153 #     (recovery) portion of the flash part.
 154 #####
 155
 156 config CBFS_SIZE
 157         hex
 158         default 0x200000
 159         help
 160           Specify the size of the coreboot file system in the read-only (recovery)
 161           portion of the flash part.  On Quark systems the firmware image stores
 162           more than just coreboot, including:
 163            - The chipset microcode (RMU) binary file located at 0xFFF00000
 164            - Intel Trusted Execution Engine firmware
 165
 166 #####
 167 # FSP binary
 168 #     The following options control the FSP binary file placement in
 169 #     the flash image and ESRAM.  This file is required by the Quark
 170 #     SoC code to boot coreboot and its payload.
 171 #####
 172
 173 config FSP_ESRAM_LOC
 174         hex
 175         default 0x80040000
 176         help
 177           The location in ESRAM where a copy of the FSP binary is placed.
 178
 179 config FSP_M_FILE
 180         string
 181         default "3rdparty/blobs/soc/intel/quark/\$(CONFIG_FSP_TYPE)/\$(CONFIG_FSP_BUILD_TYPE)/FSP_M.fd"
 182
 183 config FSP_S_FILE
 184         string
 185         default "3rdparty/blobs/soc/intel/quark/\$(CONFIG_FSP_TYPE)/\$(CONFIG_FSP_BUILD_TYPE)/FSP_S.fd"
 186
 187 #####
 188 # RMU binary
 189 #     The following options control the Quark chipset microcode file
 190 #     placement in the flash image.  This file is required to bring
 191 #     the Quark processor out of reset.
 192 #####
 193
 194 config ADD_RMU_FILE
 195         bool "Should the RMU binary be added to the flash image?"
 196         default n
 197         help
 198           The RMU file is required to get the chip out of reset.
 199
 200 config RMU_FILE
 201         string
 202         default "3rdparty/blobs/soc/intel/quark/rmu.bin"
 203         depends on ADD_RMU_FILE
 204         help
 205           The path and filename of the Intel Quark RMU binary.
 206
 207 config RMU_LOC
 208         hex
 209         default 0xfff00000
 210         depends on ADD_RMU_FILE
 211         help
 212           The location in CBFS that the RMU is located. It must match the
 213           strap-determined base address.
 214
 215 config DCACHE_BSP_STACK_SIZE
 216         hex
 217         default 0x4000
 218
 219 config C_ENV_BOOTBLOCK_SIZE
 220         hex
 221         default 0x8000
 222
 223 #####
 224 # Test support
 225 #####
 226
 227 config STORAGE_TEST
 228         bool "Test SD/MMC/eMMC card or device access"
 229         default n
 230         select COMMONLIB_STORAGE
 231         select SDHCI_CONTROLLER
 232         help
 233           Read block 0 from each parition of the storage device.  User
 234           must also enable one or both of COMMONLIB_STORAGE_SD or
 235           COMMONLIB_STORAGE_MMC.
 236
 237 config STORAGE_LOG
 238         bool "Log and display SD/MMC commands"
 239         default n
 240         depends on STORAGE_TEST
 241
 242 #####
 243 # I2C debug support
 244 #####
 245
 246 config I2C_DEBUG
 247         bool "Enable I2C debugging"
 248         default n
 249         help
 250           Display the I2C segments and controller errors
 251
 252 endif # SOC_INTEL_QUARK