soc/intel/common/block/chip: Refactor chip_get_common_soc_structure()
[coreboot.git] / src / soc / intel / Kconfig
blobd5190683aea5b2cab0aa91bcf9817884e94c5feb
1 # Load all chipsets
2 source "src/soc/intel/*/Kconfig"
4 # Load common config
5 source "src/soc/intel/common/Kconfig.common"
7 config INTEL_HAS_TOP_SWAP
8         bool
9         help
10           Set this config if the Intel SoC supports top swap feature
12 config INTEL_ADD_TOP_SWAP_BOOTBLOCK
13         bool "Include a Top swap bootblock"
14         default n
15         depends on INTEL_HAS_TOP_SWAP
16         help
17           Intel PCH/Southbridges have feature that it is possible to have
18           the southbridge/PCH look for the bootblock at a 64K or
19           128K/256K/512K/1MB (in case of newer SoCs) offset
20           instead of the usual top of flash.
21           Select this to put a 'second' bootblock.
23 config INTEL_TOP_SWAP_BOOTBLOCK_SIZE
24         hex "Size of top swap boot block"
25         depends on INTEL_ADD_TOP_SWAP_BOOTBLOCK
26         default 0x10000
27         help
28           Set this config to a supported topswap size.
29           Valid sizes: 0x10000 0x20000 0x40000 0x80000 0x100000
31 config INTEL_TOP_SWAP_FIT_ENTRY_FMAP_REG
32         string
33         depends on INTEL_ADD_TOP_SWAP_BOOTBLOCK
34         help
35           Use this config to specify the name of a FMAP region (which should
36           hold a microcode) whose address as the first entry in the topswap FIT.
37           This is useful in creating a asymmetric FIT in top swap bootblock
38           than the one in non-topswap bootblock. This string will be passed
39           onto ifittool (-A -n option). ifittool will not parse the region for MCU
40           entries, and only locate the region and insert its address into FIT.