src/cpu/x86/Kconfig

   1 # TODO These two options look too similar
   2 config PARALLEL_CPU_INIT
   3         bool
   4         default n
   5
   6 config PARALLEL_MP
   7         def_bool n
   8         help
   9          This option uses common MP infrastructure for bringing up APs
  10          in parallel. It additionally provides a more flexible mechanism
  11          for sequencing the steps of bringing up the APs.
  12
  13 config PARALLEL_MP_AP_WORK
  14         def_bool n
  15         depends on PARALLEL_MP
  16         help
  17          Allow APs to do other work after initialization instead of going
  18          to sleep.
  19
  20 config UDELAY_IO
  21         bool
  22         default y if !UDELAY_LAPIC && !UDELAY_TSC && !UDELAY_TIMER2 && !GENERIC_UDELAY
  23         default n
  24
  25 config UDELAY_LAPIC
  26         bool
  27         default n
  28
  29 config LAPIC_MONOTONIC_TIMER
  30         def_bool n
  31         depends on UDELAY_LAPIC
  32         select HAVE_MONOTONIC_TIMER
  33         help
  34           Expose monotonic time using the local APIC.
  35
  36 config UDELAY_LAPIC_FIXED_FSB
  37         int
  38
  39 config UDELAY_TSC
  40         bool
  41         default n
  42
  43 config TSC_CONSTANT_RATE
  44         def_bool n
  45         depends on UDELAY_TSC
  46         help
  47           This option asserts that the TSC ticks at a known constant rate.
  48           Therefore, no TSC calibration is required.
  49
  50 config TSC_MONOTONIC_TIMER
  51         def_bool n
  52         depends on UDELAY_TSC
  53         select HAVE_MONOTONIC_TIMER
  54         help
  55           Expose monotonic time using the TSC.
  56
  57 # This option is used in code but never selected.
  58 config UDELAY_TIMER2
  59         bool
  60         default n
  61
  62 config TSC_SYNC_LFENCE
  63         bool
  64         default n
  65         help
  66           The CPU driver should select this if the CPU needs
  67           to execute an lfence instruction in order to synchronize
  68           rdtsc. This is true for all modern AMD CPUs.
  69
  70 config TSC_SYNC_MFENCE
  71         bool
  72         default n
  73         help
  74           The CPU driver should select this if the CPU needs
  75           to execute an mfence instruction in order to synchronize
  76           rdtsc. This is true for all modern Intel CPUs.
  77
  78 config NO_FIXED_XIP_ROM_SIZE
  79         bool
  80         default n
  81         help
  82           The XIP_ROM_SIZE Kconfig variable is used globally on x86
  83           with the assumption that all chipsets utilize this value.
  84           For the chipsets which do not use the variable it can lead
  85           to unnecessary alignment constraints in cbfs for romstage.
  86           Therefore, allow those chipsets a path to not be burdened.
  87
  88 config XIP_ROM_SIZE
  89         hex
  90         depends on !NO_FIXED_XIP_ROM_SIZE
  91         default 0x10000
  92
  93 config CPU_ADDR_BITS
  94         int
  95         default 36
  96
  97 config LOGICAL_CPUS
  98         bool
  99         default y
 100
 101 config SMM_TSEG
 102         bool
 103         default n
 104
 105 config SMM_MODULE_HEAP_SIZE
 106         hex
 107         default 0x4000
 108         depends on SMM_TSEG
 109         help
 110           This option determines the size of the heap within the SMM handler
 111           modules.
 112
 113 config SMM_MODULE_STACK_SIZE
 114         hex
 115         default 0x400
 116         depends on SMM_TSEG
 117         help
 118           This option determines the size of the stack within the SMM handler
 119           modules.
 120
 121 config SMM_STUB_STACK_SIZE
 122         hex
 123         default 0x400
 124         depends on SMM_TSEG
 125         help
 126           This option determines the size of the stack within the SMM handler
 127           modules.
 128
 129 config SMM_LAPIC_REMAP_MITIGATION
 130         bool
 131         default y if NORTHBRIDGE_INTEL_I945
 132         default y if NORTHBRIDGE_INTEL_GM45
 133         default y if NORTHBRIDGE_INTEL_NEHALEM
 134         default n
 135
 136 config SERIALIZED_SMM_INITIALIZATION
 137         bool
 138         default n
 139         help
 140           On some CPUs, there is a race condition in SMM.
 141           This can occur when both hyperthreads change SMM state
 142           variables in parallel without coordination.
 143           Setting this option serializes the SMM initialization
 144           to avoid an ugly hang in the boot process at the cost
 145           of a slightly longer boot time.
 146
 147 config X86_AMD_FIXED_MTRRS
 148         bool
 149         default n
 150         help
 151           This option informs the MTRR code to use the RdMem and WrMem fields
 152           in the fixed MTRR MSRs.
 153
 154 config MIRROR_PAYLOAD_TO_RAM_BEFORE_LOADING
 155         def_bool n
 156         help
 157           On certain platforms a boot speed gain can be realized if mirroring
 158           the payload data stored in non-volatile storage. On x86 systems the
 159           payload would typically live in a memory-mapped SPI part. Copying
 160           the SPI contents to RAM before performing the load can speed up
 161           the boot process.
 162
 163 config SOC_SETS_MSRS
 164         bool
 165         default n
 166         help
 167           The SoC requires different access methods for reading and writing
 168           the MSRs.  Use SoC specific routines to handle the MSR access.