src/arch/x86/Kconfig

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2009-2010 coresystems GmbH
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License as published by
   8 ## the Free Software Foundation; version 2 of the License.
   9 ##
  10 ## This program is distributed in the hope that it will be useful,
  11 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  12 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13 ## GNU General Public License for more details.
  14 ##
  15
  16 config ARCH_X86
  17         bool
  18         default n
  19         select PCI
  20
  21 # stage selectors for x86
  22
  23 config ARCH_BOOTBLOCK_X86_32
  24         bool
  25         default n
  26         select ARCH_X86
  27         select BOOTBLOCK_CUSTOM if !C_ENVIRONMENT_BOOTBLOCK
  28
  29 config ARCH_VERSTAGE_X86_32
  30         bool
  31         default n
  32
  33 config ARCH_ROMSTAGE_X86_32
  34         bool
  35         default n
  36
  37 config ARCH_RAMSTAGE_X86_32
  38         bool
  39         default n
  40
  41 # stage selectors for x64
  42
  43 config ARCH_BOOTBLOCK_X86_64
  44         bool
  45         default n
  46         select ARCH_X86
  47         select BOOTBLOCK_CUSTOM if !C_ENVIRONMENT_BOOTBLOCK
  48
  49 config ARCH_VERSTAGE_X86_64
  50         bool
  51         default n
  52
  53 config ARCH_ROMSTAGE_X86_64
  54         bool
  55         default n
  56
  57 config ARCH_RAMSTAGE_X86_64
  58         bool
  59         default n
  60
  61 config USE_MARCH_586
  62         def_bool n
  63         help
  64           Allow a platform or processor to select to be compiled using
  65           the '-march=i586' option instead of the typical '-march=i686'
  66
  67 # This is an SMP option. It relates to starting up APs.
  68 # It is usually set in mainboard/*/Kconfig.
  69 # TODO: Improve description.
  70 config AP_IN_SIPI_WAIT
  71         bool
  72         default n
  73         depends on ARCH_X86 && SMP
  74
  75 # Aligns 16bit entry code in bootblock so that hyper-threading CPUs
  76 # can boot AP CPUs to enable their shared caches.
  77 config SIPI_VECTOR_IN_ROM
  78         bool
  79         default n
  80         depends on ARCH_X86
  81
  82 config RAMBASE
  83         hex
  84         default 0x100000
  85
  86 config RAMTOP
  87         hex
  88         default 0x200000
  89         depends on ARCH_X86
  90
  91 # Traditionally BIOS region on SPI flash boot media was memory mapped right below
  92 # 4G and it was the last region in the IFD. This way translation between CPU
  93 # address space to flash address was trivial. However some IFDs on newer SoCs
  94 # have BIOS region sandwiched between descriptor and other regions. Turning off
  95 # this option enables soc code to provide custom mmap_boot.c which can be used to
  96 # implement complex translation.
  97 config X86_TOP4G_BOOTMEDIA_MAP
  98         bool
  99         default y
 100
 101 # This is something you almost certainly don't want to mess with.
 102 # How many SIPIs do we send when starting up APs and cores?
 103 # The answer in 2000 or so was '2'. Nowadays, on many systems,
 104 # it is 1. Set a safe default here, and you can override it
 105 # on reasonable platforms.
 106 config NUM_IPI_STARTS
 107         int
 108         default 2
 109
 110 config ROMCC
 111         bool
 112         default n
 113
 114 config LATE_CBMEM_INIT
 115         def_bool n
 116         help
 117           Enable this in chipset's Kconfig if northbridge does not implement
 118           early get_top_of_ram() call for romstage. CBMEM tables will be
 119           allocated late in ramstage, after PCI devices resources are known.
 120
 121 config PC80_SYSTEM
 122         bool
 123         default y if ARCH_X86
 124
 125 config BOOTBLOCK_DEBUG_SPINLOOP
 126         bool
 127         default n
 128         help
 129           Add a spin (JMP .) in bootblock_crt0.S during early bootblock to wait
 130           for a JTAG debugger to break into the execution sequence.
 131
 132 config BOOTBLOCK_MAINBOARD_INIT
 133         string
 134
 135 config BOOTBLOCK_NORTHBRIDGE_INIT
 136         string
 137
 138 config BOOTBLOCK_RESETS
 139         string
 140
 141 config BOOTBLOCK_SAVE_BIST_AND_TIMESTAMP
 142         bool
 143         default n
 144         help
 145           Select this value to provide a routine to save the BIST and timestamp
 146           values.  The default code places the BIST value in MM0 and the
 147           timestamp value in MM2:MM1.  Another file is necessary when the CPU
 148           does not support the MMx register set.
 149
 150 config HAVE_CMOS_DEFAULT
 151         def_bool n
 152
 153 config CMOS_DEFAULT_FILE
 154         string
 155         default "src/mainboard/$(MAINBOARDDIR)/cmos.default"
 156         depends on HAVE_CMOS_DEFAULT
 157
 158 config BOOTBLOCK_SOUTHBRIDGE_INIT
 159         string
 160
 161 config IOAPIC_INTERRUPTS_ON_FSB
 162         bool
 163         default y if !IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS
 164
 165 config IOAPIC_INTERRUPTS_ON_APIC_SERIAL_BUS
 166         bool
 167         default n
 168
 169 config HPET_ADDRESS
 170         hex
 171         default 0xfed00000 if !HPET_ADDRESS_OVERRIDE
 172
 173 config ID_SECTION_OFFSET
 174         hex
 175         default 0x80
 176
 177 # 64KiB default bootblock size when employing C_ENVIRONMENT_BOOTBLOCK.
 178 config C_ENV_BOOTBLOCK_SIZE
 179         hex
 180         default 0x10000
 181
 182 # Default address romstage is to be linked at
 183 config ROMSTAGE_ADDR
 184         hex
 185         default 0x2000000
 186
 187 # Default address verstage is to be linked at
 188 config VERSTAGE_ADDR
 189         hex
 190         default 0x2000000
 191
 192 # Use the post CAR infrastructure for tearing down cache-as-ram
 193 # from a program loaded in RAM and subsequently loading ramstage.
 194 config POSTCAR_STAGE
 195         def_bool n
 196
 197 config VERSTAGE_DEBUG_SPINLOOP
 198         bool
 199         default n
 200         help
 201           Add a spin (JMP .) in assembly_entry.S during early verstage to wait
 202           for a JTAG debugger to break into the execution sequence.
 203
 204 config ROMSTAGE_DEBUG_SPINLOOP
 205         bool
 206         default n
 207         help
 208           Add a spin (JMP .) in assembly_entry.S during early romstage to wait
 209           for a JTAG debugger to break into the execution sequence.