src/Kconfig

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2012 Alexandru Gagniuc <mr.nuke.me@gmail.com>
   5 ## Copyright (C) 2009-2010 coresystems GmbH
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; version 2 of the License.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16
  17 mainmenu "coreboot configuration"
  18
  19 menu "General setup"
  20
  21 config LOCALVERSION
  22         string "Local version string"
  23         help
  24           Append an extra string to the end of the coreboot version.
  25
  26           This can be useful if, for instance, you want to append the
  27           respective board's hostname or some other identifying string to
  28           the coreboot version number, so that you can easily distinguish
  29           boot logs of different boards from each other.
  30
  31 config CBFS_PREFIX
  32         string "CBFS prefix to use"
  33         default "fallback"
  34         help
  35           Select the prefix to all files put into the image. It's "fallback"
  36           by default, "normal" is a common alternative.
  37
  38 config COMMON_CBFS_SPI_WRAPPER
  39         bool
  40         default n
  41         depends on SPI_FLASH
  42         depends on !ARCH_X86
  43         help
  44          Use common wrapper to interface CBFS to SPI bootrom.
  45
  46 config MULTIPLE_CBFS_INSTANCES
  47         bool "Multiple CBFS instances in the bootrom"
  48         default n
  49         help
  50           Account for the firmware image containing more than one CBFS
  51           instance. Locations of instances are known at build time and are
  52           communicated between coreboot stages to make sure the next stage is
  53           loaded from the appropriate instance.
  54
  55 choice
  56         prompt "Compiler to use"
  57         default COMPILER_GCC
  58         help
  59           This option allows you to select the compiler used for building
  60           coreboot.
  61           You must build the coreboot crosscompiler for the board that you
  62           have selected.
  63
  64           To build all the GCC crosscompilers (takes a LONG time), run:
  65             make crossgcc
  66
  67           For help on individual architectures, run the command:
  68             make help_toolchain
  69
  70 config COMPILER_GCC
  71         bool "GCC"
  72         help
  73           Use the GNU Compiler Collection (GCC) to build coreboot.
  74
  75           For details see http://gcc.gnu.org.
  76
  77 config COMPILER_LLVM_CLANG
  78         bool "LLVM/clang (TESTING ONLY - Not currently working)"
  79         help
  80           Use LLVM/clang to build coreboot.  To use this, you must build the
  81           coreboot version of the clang compiler.  Run the command
  82             make clang
  83           Note that this option is not currently working correctly and should
  84           really only be selected if you're trying to work on getting clang
  85           operational.
  86
  87           For details see http://clang.llvm.org.
  88
  89 endchoice
  90
  91 config ANY_TOOLCHAIN
  92         bool "Allow building with any toolchain"
  93         default n
  94         depends on COMPILER_GCC
  95         help
  96           Many toolchains break when building coreboot since it uses quite
  97           unusual linker features. Unless developers explicitely request it,
  98           we'll have to assume that they use their distro compiler by mistake.
  99           Make sure that using patched compilers is a conscious decision.
 100
 101 config CCACHE
 102         bool "Use ccache to speed up (re)compilation"
 103         default n
 104         help
 105           Enables the use of ccache for faster builds.
 106
 107           Requires the ccache utility in your system $PATH.
 108
 109           For details see https://ccache.samba.org.
 110
 111 config FMD_GENPARSER
 112         bool "Generate flashmap descriptor parser using flex and bison"
 113         default n
 114         help
 115           Enable this option if you are working on the flashmap descriptor
 116           parser and made changes to fmd_scanner.l or fmd_parser.y.
 117
 118           Otherwise, say N to use the provided pregenerated scanner/parser.
 119
 120 config SCONFIG_GENPARSER
 121         bool "Generate SCONFIG parser using flex and bison"
 122         default n
 123         help
 124           Enable this option if you are working on the sconfig device tree
 125           parser and made changes to sconfig.l or sconfig.y.
 126
 127           Otherwise, say N to use the provided pregenerated scanner/parser.
 128
 129 config USE_OPTION_TABLE
 130         bool "Use CMOS for configuration values"
 131         default n
 132         depends on HAVE_OPTION_TABLE
 133         help
 134           Enable this option if coreboot shall read options from the "CMOS"
 135           NVRAM instead of using hard-coded values.
 136
 137 config STATIC_OPTION_TABLE
 138         bool "Load default configuration values into CMOS on each boot"
 139         default n
 140         depends on USE_OPTION_TABLE
 141         help
 142           Enable this option to reset "CMOS" NVRAM values to default on
 143           every boot.  Use this if you want the NVRAM configuration to
 144           never be modified from its default values.
 145
 146 config UNCOMPRESSED_RAMSTAGE
 147         bool
 148         default n
 149
 150 config COMPRESS_RAMSTAGE
 151         bool "Compress ramstage with LZMA"
 152         default y if !UNCOMPRESSED_RAMSTAGE
 153         default n
 154         help
 155           Compress ramstage to save memory in the flash image. Note
 156           that decompression might slow down booting if the boot flash
 157           is connected through a slow link (i.e. SPI).
 158
 159 config COMPRESS_PRERAM_STAGES
 160         bool "Compress romstage and verstage with LZ4"
 161         depends on !ARCH_X86
 162         default y
 163         help
 164           Compress romstage and (if it exists) verstage with LZ4 to save flash
 165           space and speed up boot, since the time for reading the image from SPI
 166           (and in the vboot case verifying it) is usually much greater than the
 167           time spent decompressing. Doesn't work for XIP stages (assume all
 168           ARCH_X86 for now) for obvious reasons.
 169
 170 config INCLUDE_CONFIG_FILE
 171         bool "Include the coreboot .config file into the ROM image"
 172         default y
 173         help
 174           Include the .config file that was used to compile coreboot
 175           in the (CBFS) ROM image. This is useful if you want to know which
 176           options were used to build a specific coreboot.rom image.
 177
 178           Saying Y here will increase the image size by 2-3KB.
 179
 180           You can use the following command to easily list the options:
 181
 182             grep -a CONFIG_ coreboot.rom
 183
 184           Alternatively, you can also use cbfstool to print the image
 185           contents (including the raw 'config' item we're looking for).
 186
 187           Example:
 188
 189             $ cbfstool coreboot.rom print
 190             coreboot.rom: 4096 kB, bootblocksize 1008, romsize 4194304,
 191                                                        offset 0x0
 192             Alignment: 64 bytes
 193
 194             Name                           Offset     Type         Size
 195             cmos_layout.bin                0x0        cmos layout  1159
 196             fallback/romstage              0x4c0      stage        339756
 197             fallback/ramstage              0x53440    stage        186664
 198             fallback/payload               0x80dc0    payload      51526
 199             config                         0x8d740    raw          3324
 200             (empty)                        0x8e480    null         3610440
 201
 202 config NO_XIP_EARLY_STAGES
 203         bool
 204         default n if ARCH_X86
 205         default y
 206         help
 207           Identify if --xip parameter needs to be passed into cbfstool for early
 208           stages.
 209
 210 config EARLY_CBMEM_INIT
 211         def_bool !LATE_CBMEM_INIT
 212
 213 config COLLECT_TIMESTAMPS
 214         bool "Create a table of timestamps collected during boot"
 215         default n
 216         help
 217           Make coreboot create a table of timer-ID/timer-value pairs to
 218           allow measuring time spent at different phases of the boot process.
 219
 220 config USE_BLOBS
 221         bool "Allow use of binary-only repository"
 222         default n
 223         help
 224           This draws in the blobs repository, which contains binary files that
 225           might be required for some chipsets or boards.
 226           This flag ensures that a "Free" option remains available for users.
 227
 228 config COVERAGE
 229         bool "Code coverage support"
 230         depends on COMPILER_GCC
 231         default n
 232         help
 233           Add code coverage support for coreboot. This will store code
 234           coverage information in CBMEM for extraction from user space.
 235           If unsure, say N.
 236
 237 config RELOCATABLE_MODULES
 238         bool
 239         default n
 240         help
 241          If RELOCATABLE_MODULES is selected then support is enabled for
 242          building relocatable modules in the RAM stage. Those modules can be
 243          loaded anywhere and all the relocations are handled automatically.
 244
 245 config RELOCATABLE_RAMSTAGE
 246         depends on EARLY_CBMEM_INIT
 247         bool "Build the ramstage to be relocatable in 32-bit address space."
 248         default n
 249         select RELOCATABLE_MODULES
 250         help
 251          The reloctable ramstage support allows for the ramstage to be built
 252          as a relocatable module. The stage loader can identify a place
 253          out of the OS way so that copying memory is unnecessary during an S3
 254          wake. When selecting this option the romstage is responsible for
 255          determing a stack location to use for loading the ramstage.
 256
 257 config CACHE_RELOCATED_RAMSTAGE_OUTSIDE_CBMEM
 258         depends on RELOCATABLE_RAMSTAGE
 259         bool "Cache the relocated ramstage outside of cbmem."
 260         default n
 261         help
 262          The relocated ramstage is saved in an area specified by the
 263          by the board and/or chipset.
 264
 265 config NO_STAGE_CACHE
 266         bool
 267         default n
 268         help
 269          Do not save any component in stage cache for resume path. On resume,
 270          all components would be read back from CBFS again.
 271
 272 config FLASHMAP_OFFSET
 273         hex "Flash Map Offset"
 274         default 0x00670000 if NORTHBRIDGE_INTEL_SANDYBRIDGE
 275         default 0x00610000 if NORTHBRIDGE_INTEL_IVYBRIDGE
 276         default CBFS_SIZE if !ARCH_X86
 277         default 0
 278         help
 279           Offset of flash map in firmware image
 280
 281 # TODO: This doesn't belong here, move to src/arch/x86/Kconfig
 282 choice
 283         prompt "Bootblock behaviour"
 284         default BOOTBLOCK_SIMPLE
 285
 286 config BOOTBLOCK_SIMPLE
 287         bool "Always load fallback"
 288
 289 config BOOTBLOCK_NORMAL
 290         bool "Switch to normal if CMOS says so"
 291
 292 endchoice
 293
 294 # To be selected by arch, SoC or mainboard if it does not want use the normal
 295 # src/lib/bootblock.c#main() C entry point.
 296 config BOOTBLOCK_CUSTOM
 297         bool
 298         default n
 299
 300 config BOOTBLOCK_SOURCE
 301         string
 302         default "bootblock_simple.c" if BOOTBLOCK_SIMPLE
 303         default "bootblock_normal.c" if BOOTBLOCK_NORMAL
 304
 305 # To be selected by arch or platform if a C environment is available during the
 306 # bootblock. Normally this signifies availability of RW memory (e.g. SRAM).
 307 config C_ENVIRONMENT_BOOTBLOCK
 308         bool
 309         default n
 310
 311 config SKIP_MAX_REBOOT_CNT_CLEAR
 312         bool "Do not clear reboot count after successful boot"
 313         default n
 314         depends on BOOTBLOCK_NORMAL
 315         help
 316           Do not clear the reboot count immediately after successful boot.
 317           Set to allow the payload to control normal/fallback image recovery.
 318           Note that it is the responsibility of the payload to reset the
 319           normal boot bit to 1 after each successsful boot.
 320
 321 config UPDATE_IMAGE
 322         bool "Update existing coreboot.rom image"
 323         default n
 324         help
 325           If this option is enabled, no new coreboot.rom file
 326           is created. Instead it is expected that there already
 327           is a suitable file for further processing.
 328           The bootblock will not be modified.
 329
 330           If unsure, select 'N'
 331
 332 config GENERIC_GPIO_LIB
 333         bool
 334         default n
 335         help
 336           If enabled, compile the generic GPIO library. A "generic" GPIO
 337           implies configurability usually found on SoCs, particularly the
 338           ability to control internal pull resistors.
 339
 340 config BOARD_ID_AUTO
 341         bool
 342         default n
 343         help
 344           Mainboards that can read a board ID from the hardware straps
 345           (ie. GPIO) select this configuration option.
 346
 347 config BOARD_ID_MANUAL
 348         bool
 349         default n
 350         depends on !BOARD_ID_AUTO
 351         help
 352           If you want to maintain a board ID, but the hardware does not
 353           have straps to automatically determine the ID, you can say Y
 354           here and add a file named 'board_id' to CBFS. If you don't know
 355           what this is about, say N.
 356
 357 config BOARD_ID_STRING
 358         string "Board ID"
 359         default "(none)"
 360         depends on BOARD_ID_MANUAL
 361         help
 362           This string is placed in the 'board_id' CBFS file for indicating
 363           board type.
 364
 365 config RAM_CODE_SUPPORT
 366         bool
 367         default n
 368         help
 369           If enabled, coreboot discovers RAM configuration (value obtained by
 370           reading board straps) and stores it in coreboot table.
 371
 372 config BOOTSPLASH_IMAGE
 373         bool "Add a bootsplash image"
 374         help
 375           Select this option if you have a bootsplash image that you would
 376           like to add to your ROM.
 377
 378           This will only add the image to the ROM. To actually run it check
 379           options under 'Display' section.
 380
 381 config BOOTSPLASH_FILE
 382         string "Bootsplash path and filename"
 383         depends on BOOTSPLASH_IMAGE
 384         default "bootsplash.jpg"
 385         help
 386           The path and filename of the file to use as graphical bootsplash
 387           screen. The file format has to be jpg.
 388
 389 endmenu
 390
 391 source "src/acpi/Kconfig"
 392
 393 menu "Mainboard"
 394
 395 source "src/mainboard/Kconfig"
 396
 397 # defaults for CBFS_SIZE are set at the end of the file.
 398 config CBFS_SIZE
 399         hex "Size of CBFS filesystem in ROM"
 400         help
 401           This is the part of the ROM actually managed by CBFS, located at the
 402           end of the ROM (passed through cbfstool -o) on x86 and at at the start
 403           of the ROM (passed through cbfstool -s) everywhere else. It defaults
 404           to span the whole ROM on all but Intel systems that use an Intel Firmware
 405           Descriptor.  It can be overridden to make coreboot live alongside other
 406           components like ChromeOS's vboot/FMAP or Intel's IFD / ME / TXE
 407           binaries.
 408
 409 config FMDFILE
 410         string "fmap description file in fmd format"
 411         default "src/mainboard/$(CONFIG_MAINBOARD_DIR)/chromeos.fmd" if CHROMEOS
 412         default ""
 413         help
 414           The build system creates a default FMAP from ROM_SIZE and CBFS_SIZE,
 415           but in some cases more complex setups are required.
 416           When an fmd is specified, it overrides the default format.
 417
 418 endmenu
 419
 420 # load site-local kconfig to allow user specific defaults and overrides
 421 source "site-local/Kconfig"
 422
 423 config SYSTEM_TYPE_LAPTOP
 424         default n
 425         bool
 426
 427 config CBFS_AUTOGEN_ATTRIBUTES
 428         default n
 429         bool
 430         help
 431           If this option is selected, every file in cbfs which has a constraint
 432           regarding position or alignment will get an additional file attribute
 433           which describes this constraint.
 434
 435 menu "Chipset"
 436
 437 comment "SoC"
 438 source "src/soc/*/*/Kconfig"
 439 comment "CPU"
 440 source "src/cpu/Kconfig"
 441 comment "Northbridge"
 442 source "src/northbridge/*/*/Kconfig"
 443 comment "Southbridge"
 444 source "src/southbridge/*/*/Kconfig"
 445 comment "Super I/O"
 446 source "src/superio/*/Kconfig"
 447 comment "Embedded Controllers"
 448 source "src/ec/acpi/Kconfig"
 449 source "src/ec/*/*/Kconfig"
 450 # FIXME move to vendorcode
 451 source "src/drivers/intel/fsp1_0/Kconfig"
 452
 453 source "src/southbridge/intel/common/firmware/Kconfig"
 454 source "src/vendorcode/*/Kconfig"
 455
 456 source "src/arch/*/Kconfig"
 457
 458 endmenu
 459
 460 source "src/device/Kconfig"
 461
 462 menu "Generic Drivers"
 463 source "src/drivers/*/Kconfig"
 464 source "src/drivers/*/*/Kconfig"
 465 endmenu
 466
 467 config RTC
 468         bool
 469         default n
 470
 471 config TPM
 472         bool
 473         default n
 474         select LPC_TPM if ARCH_X86
 475         select I2C_TPM if ARCH_ARM
 476         select I2C_TPM if ARCH_ARM64
 477         help
 478           Enable this option to enable TPM support in coreboot.
 479
 480           If unsure, say N.
 481
 482 config RAMTOP
 483         hex
 484         default 0x200000
 485         depends on ARCH_X86
 486
 487 config HEAP_SIZE
 488         hex
 489         default 0x4000
 490
 491 config STACK_SIZE
 492         hex
 493         default 0x1000 if ARCH_X86
 494         default 0x0
 495
 496 config MAX_CPUS
 497         int
 498         default 1
 499
 500 config MMCONF_SUPPORT_DEFAULT
 501         bool
 502         default n
 503
 504 config MMCONF_SUPPORT
 505         bool
 506         default n
 507
 508 config BOOTMODE_STRAPS
 509         bool
 510         default n
 511
 512 source "src/console/Kconfig"
 513
 514 config HAVE_ACPI_RESUME
 515         bool
 516         default n
 517
 518 config RESUME_PATH_SAME_AS_BOOT
 519         bool
 520         default y if ARCH_X86
 521         depends on HAVE_ACPI_RESUME
 522         help
 523           This option indicates that when a system resumes it takes the
 524           same path as a regular boot. e.g. an x86 system runs from the
 525           reset vector at 0xfffffff0 on both resume and warm/cold boot.
 526
 527 config HAVE_HARD_RESET
 528         bool
 529         default n
 530         help
 531           This variable specifies whether a given board has a hard_reset
 532           function, no matter if it's provided by board code or chipset code.
 533
 534 config HAVE_ROMSTAGE_CONSOLE_SPINLOCK
 535         bool
 536         default n
 537
 538 config HAVE_ROMSTAGE_NVRAM_CBFS_SPINLOCK
 539         bool
 540         default n
 541         help
 542           This should be enabled on certain plaforms, such as the AMD
 543           SR565x, that cannot handle concurrent CBFS accesses from
 544           multiple APs during early startup.
 545
 546 config HAVE_ROMSTAGE_MICROCODE_CBFS_SPINLOCK
 547         bool
 548         default n
 549
 550 config HAVE_MONOTONIC_TIMER
 551         def_bool n
 552         help
 553          The board/chipset provides a monotonic timer.
 554
 555 config GENERIC_UDELAY
 556         def_bool n
 557         depends on HAVE_MONOTONIC_TIMER
 558         help
 559          The board/chipset uses a generic udelay function utilizing the
 560          monotonic timer.
 561
 562 config TIMER_QUEUE
 563         def_bool n
 564         depends on HAVE_MONOTONIC_TIMER
 565         help
 566           Provide a timer queue for performing time-based callbacks.
 567
 568 config COOP_MULTITASKING
 569         def_bool n
 570         depends on TIMER_QUEUE && ARCH_X86
 571         help
 572           Cooperative multitasking allows callbacks to be multiplexed on the
 573           main thread of ramstage. With this enabled it allows for multiple
 574           execution paths to take place when they have udelay() calls within
 575           their code.
 576
 577 config NUM_THREADS
 578         int
 579         default 4
 580         depends on COOP_MULTITASKING
 581         help
 582           How many execution threads to cooperatively multitask with.
 583
 584 config HAVE_OPTION_TABLE
 585         bool
 586         default n
 587         help
 588           This variable specifies whether a given board has a cmos.layout
 589           file containing NVRAM/CMOS bit definitions.
 590           It defaults to 'n' but can be selected in mainboard/*/Kconfig.
 591
 592 config PIRQ_ROUTE
 593         bool
 594         default n
 595
 596 config HAVE_SMI_HANDLER
 597         bool
 598         default n
 599
 600 config PCI_IO_CFG_EXT
 601         bool
 602         default n
 603
 604 config IOAPIC
 605         bool
 606         default n
 607
 608 config CACHE_ROM_SIZE_OVERRIDE
 609         hex
 610         default 0
 611
 612 # TODO: Can probably be removed once all chipsets have kconfig options for it.
 613 config VIDEO_MB
 614         int
 615         default 0
 616
 617 config USE_WATCHDOG_ON_BOOT
 618         bool
 619         default n
 620
 621 config VGA
 622         bool
 623         default n
 624         help
 625           Build board-specific VGA code.
 626
 627 config GFXUMA
 628         bool
 629         default n
 630         help
 631           Enable Unified Memory Architecture for graphics.
 632
 633 config HAVE_ACPI_TABLES
 634         bool
 635         help
 636           This variable specifies whether a given board has ACPI table support.
 637           It is usually set in mainboard/*/Kconfig.
 638
 639 config HAVE_MP_TABLE
 640         bool
 641         help
 642           This variable specifies whether a given board has MP table support.
 643           It is usually set in mainboard/*/Kconfig.
 644           Whether or not the MP table is actually generated by coreboot
 645           is configurable by the user via GENERATE_MP_TABLE.
 646
 647 config HAVE_PIRQ_TABLE
 648         bool
 649         help
 650           This variable specifies whether a given board has PIRQ table support.
 651           It is usually set in mainboard/*/Kconfig.
 652           Whether or not the PIRQ table is actually generated by coreboot
 653           is configurable by the user via GENERATE_PIRQ_TABLE.
 654
 655 config MAX_PIRQ_LINKS
 656         int
 657         default 4
 658         help
 659           This variable specifies the number of PIRQ interrupt links which are
 660           routable. On most chipsets, this is 4, INTA through INTD. Some
 661           chipsets offer more than four links, commonly up to INTH. They may
 662           also have a separate link for ATA or IOAPIC interrupts. When the PIRQ
 663           table specifies links greater than 4, pirq_route_irqs will not
 664           function properly, unless this variable is correctly set.
 665
 666 config COMMON_FADT
 667         bool
 668         default n
 669
 670 config ACPI_NHLT
 671         bool
 672         default n
 673         help
 674           Build support for NHLT (non HD Audio) ACPI table generation.
 675
 676 #These Options are here to avoid "undefined" warnings.
 677 #The actual selection and help texts are in the following menu.
 678
 679 menu "System tables"
 680
 681 config GENERATE_MP_TABLE
 682         prompt "Generate an MP table" if HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 683         bool
 684         default HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 685         help
 686           Generate an MP table (conforming to the Intel MultiProcessor
 687           specification 1.4) for this board.
 688
 689           If unsure, say Y.
 690
 691 config GENERATE_PIRQ_TABLE
 692         prompt "Generate a PIRQ table" if HAVE_PIRQ_TABLE
 693         bool
 694         default HAVE_PIRQ_TABLE
 695         help
 696           Generate a PIRQ table for this board.
 697
 698           If unsure, say Y.
 699
 700 config GENERATE_SMBIOS_TABLES
 701         depends on ARCH_X86
 702         bool "Generate SMBIOS tables"
 703         default y
 704         help
 705           Generate SMBIOS tables for this board.
 706
 707           If unsure, say Y.
 708
 709 config SMBIOS_PROVIDED_BY_MOBO
 710         bool
 711         default n
 712
 713 config MAINBOARD_SERIAL_NUMBER
 714         string "SMBIOS Serial Number"
 715         depends on GENERATE_SMBIOS_TABLES
 716         depends on !SMBIOS_PROVIDED_BY_MOBO
 717         default "123456789"
 718         help
 719           The Serial Number to store in SMBIOS structures.
 720
 721 config MAINBOARD_VERSION
 722         string "SMBIOS Version Number"
 723         depends on GENERATE_SMBIOS_TABLES
 724         depends on !SMBIOS_PROVIDED_BY_MOBO
 725         default "1.0"
 726         help
 727           The Version Number to store in SMBIOS structures.
 728
 729 config MAINBOARD_SMBIOS_MANUFACTURER
 730         string "SMBIOS Manufacturer"
 731         depends on GENERATE_SMBIOS_TABLES
 732         depends on !SMBIOS_PROVIDED_BY_MOBO
 733         default MAINBOARD_VENDOR
 734         help
 735           Override the default Manufacturer stored in SMBIOS structures.
 736
 737 config MAINBOARD_SMBIOS_PRODUCT_NAME
 738         string "SMBIOS Product name"
 739         depends on GENERATE_SMBIOS_TABLES
 740         depends on !SMBIOS_PROVIDED_BY_MOBO
 741         default MAINBOARD_PART_NUMBER
 742         help
 743           Override the default Product name stored in SMBIOS structures.
 744
 745 endmenu
 746
 747 source "payloads/Kconfig"
 748
 749 menu "Debugging"
 750
 751 # TODO: Better help text and detailed instructions.
 752 config GDB_STUB
 753         bool "GDB debugging support"
 754         default n
 755         depends on CONSOLE_SERIAL
 756         help
 757           If enabled, you will be able to set breakpoints for gdb debugging.
 758           See src/arch/x86/lib/c_start.S for details.
 759
 760 config GDB_WAIT
 761         bool "Wait for a GDB connection"
 762         default n
 763         depends on GDB_STUB
 764         help
 765           If enabled, coreboot will wait for a GDB connection.
 766
 767 config FATAL_ASSERTS
 768         bool "Halt when hitting a BUG() or assertion error"
 769         default n
 770         help
 771           If enabled, coreboot will call hlt() on a BUG() or failed ASSERT().
 772
 773 config DEBUG_CBFS
 774         bool "Output verbose CBFS debug messages"
 775         default n
 776         help
 777           This option enables additional CBFS related debug messages.
 778
 779 config HAVE_DEBUG_RAM_SETUP
 780         def_bool n
 781
 782 config DEBUG_RAM_SETUP
 783         bool "Output verbose RAM init debug messages"
 784         default n
 785         depends on HAVE_DEBUG_RAM_SETUP
 786         help
 787           This option enables additional RAM init related debug messages.
 788           It is recommended to enable this when debugging issues on your
 789           board which might be RAM init related.
 790
 791           Note: This option will increase the size of the coreboot image.
 792
 793           If unsure, say N.
 794
 795 config HAVE_DEBUG_CAR
 796         def_bool n
 797
 798 config DEBUG_CAR
 799         def_bool n
 800         depends on HAVE_DEBUG_CAR
 801
 802 if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 803 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 804 # printk(BIOS_DEBUG, ...) calls.
 805 config DEBUG_CAR
 806         bool "Output verbose Cache-as-RAM debug messages"
 807         default n
 808         depends on HAVE_DEBUG_CAR
 809         help
 810           This option enables additional CAR related debug messages.
 811 endif
 812
 813 config DEBUG_PIRQ
 814         bool "Check PIRQ table consistency"
 815         default n
 816         depends on GENERATE_PIRQ_TABLE
 817         help
 818           If unsure, say N.
 819
 820 config HAVE_DEBUG_SMBUS
 821         def_bool n
 822
 823 config DEBUG_SMBUS
 824         bool "Output verbose SMBus debug messages"
 825         default n
 826         depends on HAVE_DEBUG_SMBUS
 827         help
 828           This option enables additional SMBus (and SPD) debug messages.
 829
 830           Note: This option will increase the size of the coreboot image.
 831
 832           If unsure, say N.
 833
 834 config DEBUG_SMI
 835         bool "Output verbose SMI debug messages"
 836         default n
 837         depends on HAVE_SMI_HANDLER
 838         select SPI_FLASH_SMM if SPI_CONSOLE
 839         help
 840           This option enables additional SMI related debug messages.
 841
 842           Note: This option will increase the size of the coreboot image.
 843
 844           If unsure, say N.
 845
 846 config DEBUG_SMM_RELOCATION
 847         bool "Debug SMM relocation code"
 848         default n
 849         depends on HAVE_SMI_HANDLER
 850         help
 851           This option enables additional SMM handler relocation related
 852           debug messages.
 853
 854           Note: This option will increase the size of the coreboot image.
 855
 856           If unsure, say N.
 857
 858 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 859 # printk(BIOS_DEBUG, ...) calls.
 860 config DEBUG_MALLOC
 861         prompt "Output verbose malloc debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 862         bool
 863         default n
 864         help
 865           This option enables additional malloc related debug messages.
 866
 867           Note: This option will increase the size of the coreboot image.
 868
 869           If unsure, say N.
 870
 871 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 872 # printk(BIOS_DEBUG, ...) calls.
 873 config DEBUG_ACPI
 874         prompt "Output verbose ACPI debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 875         bool
 876         default n
 877         help
 878           This option enables additional ACPI related debug messages.
 879
 880           Note: This option will slightly increase the size of the coreboot image.
 881
 882           If unsure, say N.
 883
 884 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 885 # printk(BIOS_DEBUG, ...) calls.
 886 config REALMODE_DEBUG
 887         prompt "Enable debug messages for option ROM execution" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 888         bool
 889         default n
 890         depends on PCI_OPTION_ROM_RUN_REALMODE
 891         help
 892           This option enables additional x86emu related debug messages.
 893
 894           Note: This option will increase the time to emulate a ROM.
 895
 896           If unsure, say N.
 897
 898 config X86EMU_DEBUG
 899         bool "Output verbose x86emu debug messages"
 900         default n
 901         depends on PCI_OPTION_ROM_RUN_YABEL
 902         help
 903           This option enables additional x86emu related debug messages.
 904
 905           Note: This option will increase the size of the coreboot image.
 906
 907           If unsure, say N.
 908
 909 config X86EMU_DEBUG_JMP
 910         bool "Trace JMP/RETF"
 911         default n
 912         depends on X86EMU_DEBUG
 913         help
 914           Print information about JMP and RETF opcodes from x86emu.
 915
 916           Note: This option will increase the size of the coreboot image.
 917
 918           If unsure, say N.
 919
 920 config X86EMU_DEBUG_TRACE
 921         bool "Trace all opcodes"
 922         default n
 923         depends on X86EMU_DEBUG
 924         help
 925           Print _all_ opcodes that are executed by x86emu.
 926
 927           WARNING: This will produce a LOT of output and take a long time.
 928
 929           Note: This option will increase the size of the coreboot image.
 930
 931           If unsure, say N.
 932
 933 config X86EMU_DEBUG_PNP
 934         bool "Log Plug&Play accesses"
 935         default n
 936         depends on X86EMU_DEBUG
 937         help
 938           Print Plug And Play accesses made by option ROMs.
 939
 940           Note: This option will increase the size of the coreboot image.
 941
 942           If unsure, say N.
 943
 944 config X86EMU_DEBUG_DISK
 945         bool "Log Disk I/O"
 946         default n
 947         depends on X86EMU_DEBUG
 948         help
 949           Print Disk I/O related messages.
 950
 951           Note: This option will increase the size of the coreboot image.
 952
 953           If unsure, say N.
 954
 955 config X86EMU_DEBUG_PMM
 956         bool "Log PMM"
 957         default n
 958         depends on X86EMU_DEBUG
 959         help
 960           Print messages related to POST Memory Manager (PMM).
 961
 962           Note: This option will increase the size of the coreboot image.
 963
 964           If unsure, say N.
 965
 966
 967 config X86EMU_DEBUG_VBE
 968         bool "Debug VESA BIOS Extensions"
 969         default n
 970         depends on X86EMU_DEBUG
 971         help
 972           Print messages related to VESA BIOS Extension (VBE) functions.
 973
 974           Note: This option will increase the size of the coreboot image.
 975
 976           If unsure, say N.
 977
 978 config X86EMU_DEBUG_INT10
 979         bool "Redirect INT10 output to console"
 980         default n
 981         depends on X86EMU_DEBUG
 982         help
 983           Let INT10 (i.e. character output) calls print messages to debug output.
 984
 985           Note: This option will increase the size of the coreboot image.
 986
 987           If unsure, say N.
 988
 989 config X86EMU_DEBUG_INTERRUPTS
 990         bool "Log intXX calls"
 991         default n
 992         depends on X86EMU_DEBUG
 993         help
 994           Print messages related to interrupt handling.
 995
 996           Note: This option will increase the size of the coreboot image.
 997
 998           If unsure, say N.
 999
1000 config X86EMU_DEBUG_CHECK_VMEM_ACCESS
1001         bool "Log special memory accesses"
1002         default n
1003         depends on X86EMU_DEBUG
1004         help
1005           Print messages related to accesses to certain areas of the virtual
1006           memory (e.g. BDA (BIOS Data Area) or interrupt vectors)
1007
1008           Note: This option will increase the size of the coreboot image.
1009
1010           If unsure, say N.
1011
1012 config X86EMU_DEBUG_MEM
1013         bool "Log all memory accesses"
1014         default n
1015         depends on X86EMU_DEBUG
1016         help
1017           Print memory accesses made by option ROM.
1018           Note: This also includes accesses to fetch instructions.
1019
1020           Note: This option will increase the size of the coreboot image.
1021
1022           If unsure, say N.
1023
1024 config X86EMU_DEBUG_IO
1025         bool "Log IO accesses"
1026         default n
1027         depends on X86EMU_DEBUG
1028         help
1029           Print I/O accesses made by option ROM.
1030
1031           Note: This option will increase the size of the coreboot image.
1032
1033           If unsure, say N.
1034
1035 config X86EMU_DEBUG_TIMINGS
1036         bool "Output timing information"
1037         default n
1038         depends on X86EMU_DEBUG && UDELAY_LAPIC && HAVE_MONOTONIC_TIMER
1039         help
1040           Print timing information needed by i915tool.
1041
1042           If unsure, say N.
1043
1044 config DEBUG_TPM
1045         bool "Output verbose TPM debug messages"
1046         default n
1047         depends on TPM
1048         help
1049           This option enables additional TPM related debug messages.
1050
1051 config DEBUG_SPI_FLASH
1052         bool "Output verbose SPI flash debug messages"
1053         default n
1054         depends on SPI_FLASH
1055         help
1056           This option enables additional SPI flash related debug messages.
1057
1058 config DEBUG_USBDEBUG
1059         bool "Output verbose USB 2.0 EHCI debug dongle messages"
1060         default n
1061         depends on USBDEBUG
1062         help
1063           This option enables additional USB 2.0 debug dongle related messages.
1064
1065           Select this to debug the connection of usbdebug dongle. Note that
1066           you need some other working console to receive the messages.
1067
1068 if SOUTHBRIDGE_INTEL_BD82X6X && DEFAULT_CONSOLE_LOGLEVEL_8
1069 # Only visible with the right southbridge and loglevel.
1070 config DEBUG_INTEL_ME
1071         bool "Verbose logging for Intel Management Engine"
1072         default n
1073         help
1074           Enable verbose logging for Intel Management Engine driver that
1075           is present on Intel 6-series chipsets.
1076 endif
1077
1078 config TRACE
1079         bool "Trace function calls"
1080         default n
1081         help
1082           If enabled, every function will print information to console once
1083           the function is entered. The syntax is ~0xaaaabbbb(0xccccdddd)
1084           the 0xaaaabbbb is the actual function and 0xccccdddd is EIP
1085           of calling function. Please note some printk related functions
1086           are omitted from trace to have good looking console dumps.
1087
1088 config DEBUG_COVERAGE
1089         bool "Debug code coverage"
1090         default n
1091         depends on COVERAGE
1092         help
1093           If enabled, the code coverage hooks in coreboot will output some
1094           information about the coverage data that is dumped.
1095
1096 endmenu
1097
1098 # These probably belong somewhere else, but they are needed somewhere.
1099 config ENABLE_APIC_EXT_ID
1100         bool
1101         default n
1102
1103 config WARNINGS_ARE_ERRORS
1104         bool
1105         default y
1106
1107 # TODO: Remove this when all platforms are fixed.
1108 config IASL_WARNINGS_ARE_ERRORS
1109         def_bool y
1110         help
1111           Select to Fail the build if a IASL generates a warning.
1112           This will be defaulted to disabled for the platforms that
1113           currently fail.  This allows the REST of the platforms to
1114           have this check enabled while we're working to get those
1115           boards fixed.
1116
1117           DO NOT ADD TO ANY ADDITIONAL PLATFORMS INSTEAD OF FIXING
1118           THE ASL.
1119
1120 # The four POWER_BUTTON_DEFAULT_ENABLE, POWER_BUTTON_DEFAULT_DISABLE,
1121 # POWER_BUTTON_FORCE_ENABLE and POWER_BUTTON_FORCE_DISABLE options are
1122 # mutually exclusive. One of these options must be selected in the
1123 # mainboard Kconfig if the chipset supports enabling and disabling of
1124 # the power button. Chipset code uses the ENABLE_POWER_BUTTON option set
1125 # in mainboard/Kconfig to know if the button should be enabled or not.
1126
1127 config POWER_BUTTON_DEFAULT_ENABLE
1128         def_bool n
1129         help
1130           Select when the board has a power button which can optionally be
1131           disabled by the user.
1132
1133 config POWER_BUTTON_DEFAULT_DISABLE
1134         def_bool n
1135         help
1136           Select when the board has a power button which can optionally be
1137           enabled by the user, e.g. when the board ships with a jumper over
1138           the power switch contacts.
1139
1140 config POWER_BUTTON_FORCE_ENABLE
1141         def_bool n
1142         help
1143           Select when the board requires that the power button is always
1144           enabled.
1145
1146 config POWER_BUTTON_FORCE_DISABLE
1147         def_bool n
1148         help
1149           Select when the board requires that the power button is always
1150           disabled, e.g. when it has been hardwired to ground.
1151
1152 config POWER_BUTTON_IS_OPTIONAL
1153         bool
1154         default y if POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE
1155         default n if !(POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE)
1156         help
1157           Internal option that controls ENABLE_POWER_BUTTON visibility.
1158
1159 config REG_SCRIPT
1160         bool
1161         default n
1162         help
1163           Internal option that controls whether we compile in register scripts.
1164
1165 config MAX_REBOOT_CNT
1166         int
1167         default 3
1168         help
1169           Internal option that sets the maximum number of bootblock executions allowed
1170           with the normal image enabled before assuming the normal image is defective
1171           and switching to the fallback image.
1172
1173 config CBFS_SIZE
1174         hex
1175         default ROM_SIZE
1176         help
1177           This is the part of the ROM actually managed by CBFS.  Set it to be
1178           equal to the full rom size if that hasn't been overridden by the
1179           chipset or mainboard.
1180
1181 config DEBUG_BOOT_STATE
1182         bool
1183         default n
1184         help
1185           Control debugging of the boot state machine.  When selected displays
1186           the state boundaries in ramstage.