Documentation/acronyms.md

   1 # Firmware and Computer Acronyms, Initialisms and Definitions
   2
   3 ** Note that this document even more of a work in progress than most **
   4 ** of the coreboot documentation **
   5
   6 ## _0-9
   7
   8 * _XXX - An underscore followed by 3 uppercase letters will typically be
   9 an ACPI specified method. Look in the [ACPI
  10 Spec](https://uefi.org/specifications) for details, or run the tool
  11 `acpihelp _XXX`
  12 * 2FA - [**Two-factor Authentication**](https://en.wikipedia.org/wiki/Multi-factor_authentication)
  13 * 4G - In coreboot, this typically refers to the 4 gibibyte boundary of 32-bit addressable memory space.
  14 * 5G - Telecommunication: [**Fifth-Generation Cellular Network**](https://en.wikipedia.org/wiki/5G)
  15
  16 ## A
  17 * ABI - [**Application Binary Interface**](https://en.wikipedia.org/wiki/Application_binary_interface)
  18 * ABL - AMD: AGESA BootLoader (or AMD BootLoader) - The portion of the AMD processor
  19   initialization that happens from the PSP.  Significantly, Memory
  20   Initialization.
  21 * AC - Electricity: [**Alternating Current**](https://en.wikipedia.org/wiki/Alternating_current)
  22 * Ack - Acknowledgment
  23 * ACM – [**Authenticated Code Module**](https://doc.coreboot.org/security/intel/acm.html)
  24 * ACP - [**Average CPU power**](https://en.wikipedia.org/wiki/Thermal_design_power)
  25 * ACPI - The [**Advanced Configuration and Power
  26   Interface**](http://en.wikipedia.org/wiki/Advanced_Configuration_and_Power_Interface)
  27   is an industry standard for letting the OS control power management.
  28   * [http://www.acpi.info/](http://www.acpi.info/)
  29   * [http://kernelslacker.livejournal.com/88243.html](http://kernelslacker.livejournal.com/88243.html)
  30 * ADC - [**Analog-to-Digital Converter**](https://en.wikipedia.org/wiki/Analog-to-digital_converter)
  31 * ADL - Intel: [**Alder Lake**](https://en.wikichip.org/wiki/intel/microarchitectures/alder_lake)
  32 * AES - [**Advanced Encryption Standard**](https://en.wikipedia.org/wiki/Advanced_Encryption_Standard)
  33 * AGESA - [**AMD Generic Encapsulated Software Architecture**](https://en.wikipedia.org/wiki/AGESA_)
  34 * AGP - The [**Accelerated Graphics
  35   Port**](http://en.wikipedia.org/wiki/Accelerated_Graphics_Port) is an
  36   older (1997-2004) point-to-point bus for video cards to communicate
  37   with the processor.
  38 * AHCI - The [**Advanced Host Controller
  39   Interface**](http://en.wikipedia.org/wiki/Advanced_Host_Controller_Interface)
  40   is a standard register set for communicating with a SATA controller.
  41   * [http://www.intel.com/technology/serialata/ahci.htm](http://www.intel.com/technology/serialata/ahci.htm)
  42   * [http://download.intel.com/technology/serialata/pdf/rev1_3.pdf](http://download.intel.com/technology/serialata/pdf/rev1_3.pdf)
  43 * AIC - Add-in Card
  44 * AIO - Computer formfactor: [**All In One**](https://en.wikipedia.org/wiki/Desktop_computer#All-in-one)
  45 * ALIB - AMD: ACPI-ASL Library
  46 * ALS - [**Ambient Light Sensor**](https://en.wikipedia.org/wiki/Ambient_light_sensor)
  47 * ALU - [**Arithmetic Logic Unit**](https://en.wikipedia.org/wiki/Arithmetic_logic_unit)
  48 * AMD64 - Another name for [**x86-64**](https://en.wikipedia.org/wiki/X86-64)
  49 * AMPL - AMD: [**Advanced Platform Management Link**](https://web.archive.org/web/20220509053546/https://developer.amd.com/wordpress/media/2012/10/419181.pdf) - Also referred to as
  50   SBI: Sideband Interface
  51 * AMT - Intel: [**Active Management Technology**](https://en.wikipedia.org/wiki/Intel_Active_Management_Technology)
  52 * ANSI - [**American National Standards Institute**](American_National_Standards_Institute)
  53 * AOAC - AMD: Always On, Always Connected
  54 * AP - Application processor - The main processor on the board (as
  55   opposed to the embedded controller or other processors that may be on
  56   the system), any cores in processor chip that isn’t the BSP - Boot
  57   Strap Processor.
  58 * APCB - AMD: AMD PSP Customization Block
  59 * API - [**Application Programming Interface**](https://en.wikipedia.org/wiki/API)
  60 * APIC - [**Advanced Programmable Interrupt
  61   Controller**](http://en.wikipedia.org/wiki/Advanced_Programmable_Interrupt_Controller)
  62   this is an advanced version of a PIC that can handle interrupts from
  63   and for multiple CPUs. Modern systems usually have several APICs:
  64   Local APICs (LAPIC) are CPU-bound, IO-APICs are bridge-bound.
  65   * [http://osdev.berlios.de/pic.html](http://osdev.berlios.de/pic.html)
  66 * APL - Intel: [**Apollo Lake**](https://en.wikichip.org/wiki/intel/cores/apollo_lake)
  67 * APM - [**Advanced Power Management**](https://en.wikipedia.org/wiki/Advanced_Power_Management) - The standard for power management
  68   before ACPI (Yes, they’re both advanced).  APM was managed entirely by
  69   the firmware and the operating system had no control or even awareness
  70   of the power management.
  71 * APOB - AMD: [**AGESA PSP Output Buffer**](https://doc.coreboot.org/soc/amd/family17h.html#additional-definitions)
  72 * APU - AMD: [**Accelerated Processing Unit**](https://en.wikipedia.org/wiki/AMD_Accelerated_Processing_Unit)
  73 * ARC - HDMI: [**Audio Return Channel**](https://en.wikipedia.org/wiki/HDMI#ARC)
  74 * ARM - [**Advanced RISC Machines**](https://en.wikipedia.org/wiki/Arm_%28company%29) - Originally Acorn RISC Machine.  This
  75   may refer to either the company or the instruction set.
  76 * ARP - Networking: [**Address Resolution Protocol**](https://en.wikipedia.org/wiki/Address_Resolution_Protocol)
  77 * ASCII - [**American Standard Code for Information Interchange**](https://en.wikipedia.org/wiki/ASCII)
  78 * ASEG - The A_0000h-B_FFFFh memory segment - this area was typically
  79   hidden by the Video BIOS
  80 * ASF - [**Alert Standard Format**](https://en.wikipedia.org/wiki/Alert_Standard_Format)
  81 * ASL - [**ACPI Source Language**](https://uefi.org/htmlspecs/ACPI_Spec_6_4_html/19_ASL_Reference/ACPI_Source_Language_Reference.html)
  82 * ASLR - Address Space Layout Randomization
  83 * ASP - AMD: AMD Security Processor (Formerly the PSP - Platform
  84   Security Processor)
  85 * ASPM - PCI: [**Active State Power
  86   Management**](https://en.wikipedia.org/wiki/Active_State_Power_Management)
  87 * ATA - [**Advanced Technology Attachment**](https://en.wikipedia.org/wiki/Parallel_ATA)
  88 * ATAPI - [**ATA Packet Interface**](https://en.wikipedia.org/wiki/Parallel_ATA#ATAPI)
  89 * ATX - [**Advanced Technology eXtended**](https://en.wikipedia.org/wiki/ATX)
  90 * AVX -  [**Advanced Vector Extensions**](https://en.wikipedia.org/wiki/Advanced_Vector_Extensions)
  91
  92
  93 ## B
  94
  95 * BAR - [**Base Address Register**](http://en.wikipedia.org/wiki/Base_Address_Register) This generally refers to one of the
  96   base address registers in the PCI config space of a PCI device
  97 * Baud - [**Baud**](https://en.wikipedia.org/wiki/Baud) - Not an acronym - Symbol rate unit of symbols per second, named
  98   after Émile Baudot
  99 * BBS - [**BIOS boot specification**](https://en.wikipedia.org/wiki/Option_ROM#BIOS_Boot_Specification)
 100 * BCD - [**Binary-Coded Decimal**](https://en.wikipedia.org/wiki/Binary-coded_decimal)
 101 * BCT - Intel: [**Binary Configuration Tool**](https://github.com/intel/BCT)
 102 * BDA - [**BIOS Data Area**](http://www.bioscentral.com/misc/bda.htm) This refers to the memory area of 0x40:0000 which is where the original PC-BIOS stored its data tables.
 103 * BDF - [**BUS, Device, Function**](https://en.wikipedia.org/wiki/PCI_configuration_space#Technical_information) - A way of referencing a PCI Device
 104   function address.
 105 * BDS - UEFI: [**Boot-Device Select**](https://en.wikipedia.org/wiki/Unified_Extensible_Firmware_Interface#BDS_%E2%80%93_Boot_Device_Select)
 106 * BDW - Intel: [**Broadwell**](https://en.wikichip.org/wiki/intel/microarchitectures/broadwell_%28client%29)
 107 * BERT - ACPI: [**Boot Error Record Table**](https://uefi.org/specs/ACPI/6.4/18_ACPI_Platform_Error_Interfaces/error-source-discovery.html)
 108 * BGA - [**Ball Grid Array**](https://en.wikipedia.org/wiki/Ball_grid_array)
 109 * BGP - Networking: [**Border Gateway Protocol**](https://en.wikipedia.org/wiki/Border_Gateway_Protocol)
 110 * Big Real mode - Real mode running in a way that allows it to access
 111   the entire 4GiB of the 32-bit address space. Also known as flat mode
 112   or [**Unreal mode**](https://en.wikipedia.org/wiki/Unreal_mode).
 113 * BIOS - [**Basic Input/Output
 114   System**](http://en.wikipedia.org/wiki/BIOS)
 115 * BIST - The [**Built-in Self Test**](https://en.wikipedia.org/wiki/Built-in_self-test) is a test run by the processor on
 116   itself when it is first started. Usually, any nonzero value indicates
 117   that the selftest failed.
 118 * Bit-banging - [**Bit-banging**](https://en.wikipedia.org/wiki/Bit_banging) - A term for the method of emulating a more complex
 119   protocol by using GPIOs.
 120 * BKDG - AMD: [**Bios & Kernel Developers' guide**](https://en.wikichip.org/wiki/amd/List_of_AMD_publications) (Replaced by the PPR -
 121   Processor Programming Reference)
 122 * BLOB - [**Binary Large OBject**](https://en.wikipedia.org/wiki/Binary_large_object) - Originally a collection of binary files
 123   stored as a single object, this was co-opted by the open source
 124   communities to mean any proprietary binary file that is not available
 125   as source code.
 126 * BMC - [**Baseboard Management Controller**](https://en.wikipedia.org/wiki/Intelligent_Platform_Management_Interface#Baseboard_management_controller)
 127 * BMP - [**Bitmap**](https://en.wikipedia.org/wiki/BMP_file_format)
 128 * BOM - [**Bill of Materials**](https://en.wikipedia.org/wiki/Bill_of_materials)
 129 * BPDT - Boot Partition Description Table
 130 * bps - Bits Per Second
 131 * BS - coreboot: Boot State - coreboot's ramstage sequence are made up
 132   of boot states.  Each of these states can be hooked to run functions
 133   before the stat, during the state, or after the state is complete.
 134 * BSF - Intel: [**Boot Specification File**](https://www.intel.com/content/dam/develop/external/us/en/documents/boot-setting-1-0-820293.pdf)
 135 * BSP - BootStrap Processor - The initialization core of the main
 136   system processor.  This is the processor core that starts the boot
 137   process.
 138 * BSS - [**Block Starting Symbol**](https://en.wikipedia.org/wiki/.bss)
 139 * BT - [**Bluetooth**](https://en.wikipedia.org/wiki/Bluetooth)
 140 * Bus - Initially a term for a number of connectors wired together in
 141   parallel, this is now used as a term for any hardware communication
 142   method.
 143 * BWG - Intel: BIOS Writers Guide
 144
 145
 146 ## C
 147 * C-states: ACPI Processor Idle states.
 148   [**C-States**](https://en.wikichip.org/wiki/acpi/c-states) C0-Cx: Each
 149   higher number saves more power, but takes longer to return to a fully
 150   running processor.
 151 * C0 - ACPI Defined Processor Idle state: Active - CPU is running
 152 * C1 - ACPI Defined Processor Idle state: Halt - Nothing currently
 153   running, but can start running again immediately
 154 * C2 - ACPI Defined Processor Idle state: Stop-clock - core clocks off
 155 * C3 - ACPI Defined Processor Idle state: Sleep - L1 & L2 caches may be
 156   saved to Last Level Cache (LLC), core powered down.
 157 * C4+ - Processor Specific idle states
 158 * CAR - [**Cache As RAM**](https://web.archive.org/web/20140818050214/https://www.coreboot.org/data/yhlu/cache_as_ram_lb_09142006.pdf)
 159 * CBFS - coreboot filesystem
 160 * CBMEM - coreboot Memory
 161 * CBI - Google: [**CrOS Board Information**](https://chromium.googlesource.com/chromiumos/docs/+/HEAD/design_docs/cros_board_info.md)
 162 * CDN - [**Content Delivery Network**](https://en.wikipedia.org/wiki/Content_delivery_network)
 163 * CEM - PCIe: [**Card ElectroMechanical**](https://members.pcisig.com/wg/PCI-SIG/document/folder/839) specification
 164 * CFL - [**Coffee Lake**](https://en.wikichip.org/wiki/intel/microarchitectures/coffee_lake)
 165 * CID - [**Coverity ID**](https://en.wikipedia.org/wiki/Coverity)
 166 * CIM - [**Common Information Model**](https://www.dmtf.org/standards/cim)
 167 * CISC - [**Complex Instruction Set Computer**](https://en.wikipedia.org/wiki/Complex_instruction_set_computer)
 168 * CL - Change List - A git patch in gerrit
 169 * CLK - Clock - Used when there isn't enough room for 2 additional
 170   characters - similar to RST, for people who hate vowels.
 171 * CML - Intel: [**Comet Lake**](https://en.wikichip.org/wiki/intel/microarchitectures/comet_lake)
 172 * CMOS - [**Complementary Metal Oxide
 173   Semiconductor**](https://en.wikipedia.org/wiki/Nonvolatile_BIOS_memory)
 174   - This is a method of making ICs (Integrated Circuits). For BIOS, it’s
 175   generally used to describe a section of NVRAM (Non-volatile RAM), in
 176   this case a section battery-backed memory in the RTC (Real Time Clock)
 177   that is typically used to store BIOS settings.
 178   *[http://en.wikipedia.org/wiki/Nonvolatile_BIOS_memory](http://en.wikipedia.org/wiki/Nonvolatile_BIOS_memory)
 179 * CNL - Intel: [**Cannon Lake**](https://en.wikichip.org/wiki/intel/microarchitectures/cannon_lake) (formerly Skymont)
 180 * CNVi - Intel: [**Connectivity Integration**](https://en.wikipedia.org/wiki/CNVi)
 181 * CPL - x86: Current Privilege Level - Privilege levels range from 0-3; lower numbers are more privileged.
 182 * CPLD - [**Complex Programmable Logic Device**](https://en.wikipedia.org/wiki/Complex_programmable_logic_device)
 183 * CPS - Characters Per Second
 184 * CPU - [**Central Processing
 185   Unit**](http://en.wikipedia.org/wiki/Central_processing_unit)
 186 * CPUID - x86: [**CPU Identification**](https://en.wikipedia.org/wiki/CPUID) opcode
 187 * Cr50 - Google: The first generation Google Security Chip (GSC) used on
 188   ChromeOS devices.
 189 * CRB - Customer Reference Board
 190 * CRLF - Carriage Return, Line Feed - \\r\\n - The standard window EOL
 191   (End-of-Line) marker.
 192 * crt0 - [**C Run Time 0**](http://en.wikipedia.org/wiki/Crt0)
 193 * crt0s - crt0 Source code
 194 * CRT - [**Cathode Ray Tube**](https://en.wikipedia.org/wiki/Cathode-ray_tube)
 195 * CSE - Intel: Converged Security Engine
 196 * CSI - MIPI: [**Camera Serial
 197   Interface**](https://en.wikipedia.org/wiki/Camera_Serial_Interface)
 198 * CSME - Intel: Converged Security and Management Engine
 199 * CVE - [**Common Vulnerabilities and Exposures**](https://en.wikipedia.org/wiki/Common_Vulnerabilities_and_Exposures)
 200 * CZN - AMD: Cezanne - CPU Family 19h, Model 50h
 201
 202
 203 ## D
 204
 205 * D-States - [**ACPI Device power
 206   states**](https://en.wikipedia.org/wiki/Advanced_Configuration_and_Power_Interface#Device_states)
 207   D0-D3 - These are device specific power states, with each higher
 208   number requiring less power, and typically taking a longer time to get
 209   back to D0, fully running.
 210 * D0 - ACPI Device power state: Active - Device fully on and running
 211 * D1 - ACPI Device power state: Lower power than D0
 212 * D2 - ACPI Device power state: Lower power than D1
 213 * D3 Hot - ACPI Device power state: Device is in a low power state, but
 214   still has power.
 215 * D3 Cold - ACPI Device power state: Power is completely removed from
 216   the device.
 217 * DASH - [**Desktop and mobile Architecture for System Hardware**](Desktop_and_mobile_Architecture_for_System_Hardware)
 218 * DB - DaughterBoard
 219 * DC - Electricity: Direct Current
 220 * DCP - Digital Content Protection
 221 * DCR - **Decode Control Register** This is a way of identifying the
 222   hardware in question. This is generally paired with a Vendor ID (VID)
 223 * DDC - [**Display Data Channel**](https://en.wikipedia.org/wiki/Display_Data_Channel)
 224 * DDI -  Intel: Digital Display Interface
 225 * DDR - [**Double Data Rate**](https://en.wikipedia.org/wiki/Double_data_rate)
 226 * DHCP - [**Dynamic Host Configuration Protocol**](https://en.wikipedia.org/wiki/Dynamic_Host_Configuration_Protocol)
 227 * DID - Device Identifier
 228 * DIMM - [**Dual Inline Memory Module**](https://en.wikipedia.org/wiki/DIMM)
 229 * DIP - [**Dual inline package**](https://en.wikipedia.org/wiki/Dual_in-line_package)
 230 * DMA - [**Direct Memory
 231   Access**](http://en.wikipedia.org/wiki/Direct_memory_access) Allows
 232   certain hardware subsystems within a computer to access system memory
 233   for reading and/or writing independently of the main CPU. Examples of
 234   systems that use DMA: Hard Disk Controller, Disk Drive Controller,
 235   Graphics Card, Sound Card. DMA is an essential feature of all modern
 236   computers, as it allows devices of different speeds to communicate
 237   without subjecting the CPU to a massive interrupt load.
 238 * DMI - [**Desktop Management Interface**](Desktop_Management_Interface)
 239 * DMIC - Digital Microphone
 240 * DMTF - [**Distributed Management Task Force**](https://en.wikipedia.org/wiki/Distributed_Management_Task_Force)
 241 * DMZ - Demilitarized Zone
 242 * DNS - [**Domain Name Service**](https://en.wikipedia.org/wiki/Domain_Name_System)
 243 * DNV - Intel: [**Denverton**](https://en.wikichip.org/wiki/intel/cores/denverton)
 244 * DOS - Disk Operating System
 245 * DP - DisplayPort
 246 * DPTF - Intel: Dynamic Power and Thermal Framework
 247 * DRAM - Memory: [**Dynamic Random Access Memory**](https://en.wikipedia.org/wiki/Dynamic_random-access_memory)
 248 * DRTM - Dynamic Root of Trust for Measurement
 249 * DQ - Memory: Data I/O signals.  On a D-flipflop, used for SRAM, the
 250   data-in pin is generally referred to as D, and the data-out pin is Q,
 251   thus the IO Data signal lines are referred to as DQ lines.
 252 * DQS - Memory: Data Q Strobe - Data valid signal for DDR memory.
 253 * DRM - [**Digital Rights Management**](https://en.wikipedia.org/wiki/Digital_rights_management)
 254 * DRQ - DMA Request
 255 * DRTU - Intel: Diagnostics and Regulatory Testing Utility
 256 * DSDT - The [**Differentiated System Descriptor
 257   Table**](http://acpi.sourceforge.net/dsdt/index.php), is generated by
 258   BIOS and necessary for ACPI. Implementation of ACPI in coreboot needs
 259   to be done in a "cleanroom" development process and **MAY NOT BE
 260   COPIED** from an existing firmware to avoid legal issues.
 261 * DSC - [**Digital Signal Controller**](https://en.wikipedia.org/wiki/Digital_signal_controller)
 262 * DSL - [**Digital subscriber line**](https://en.wikipedia.org/wiki/Digital_subscriber_line)
 263 * DSP - [**Digital Signal Processor**](https://en.wikipedia.org/wiki/Digital_signal_processor)
 264 * DTB - U-Boot: Device Tree Binary
 265 * dTPM - Discrete Trusted Platform Module
 266 * DTS - U-Boot: Device Tree Source
 267 * DVFS - ARM: Dynamic Voltage and Frequency Scaling
 268 * DVI - [**Digital Video Interface**](https://en.wikipedia.org/wiki/Digital_Visual_Interface)
 269 * DVT - Production Timeline: Design Validation Test
 270 * DW - DesignWare
 271 * DXE - UEFI:  [**Driver Execution Environment**](https://en.wikipedia.org/wiki/Unified_Extensible_Firmware_Interface#DXE_%E2%80%93_Driver_Execution_Environment_)
 272 * DXIO - AMD: Distributed CrossBar I/O
 273
 274
 275 ## E
 276
 277 * EBDA - Extended BIOS Data Area
 278 * ECC - [**Error Correction Code**](https://en.wikipedia.org/wiki/Error_correction_code) - Typically used to refer to a type of
 279   memory that can detect and correct memory errors.
 280 * EDID - [**Extended Display Identification Data**](https://en.wikipedia.org/wiki/Extended_Display_Identification_Data)
 281 * edk2 - EFI Development Kit 2
 282 * EDO - Memory: [**Extended Data
 283   Out**](https://en.wikipedia.org/wiki/Dynamic_random-access_memory#Extended_data_out_DRAM)
 284   - A DRAM standard introduced in 1994 that improved upon, but was
 285   backwards compatible with FPM (Fast Page Mode) memory.
 286 * EDP - [**Embedded DisplayPort**](DisplayPort)
 287 * EDS - Intel: External Design Specification
 288 * EEPROM - [**Electrically Erasable Programmable ROM**](https://en.wikipedia.org/wiki/EEPROM) (common mistake:
 289   electrical erasable programmable ROM).
 290 * EFI - [**Extensible Firmware Interface**](https://en.wikipedia.org/wiki/Unified_Extensible_Firmware_Interface)
 291 * EHCI - [**Enhanced Host Controller Interface**](https://en.wikipedia.org/wiki/Host_controller_interface_%28USB%2C_Firewire%29#EHCI) - USB 2.0
 292 * EHL - Intel: [**Elkhart Lake**](https://en.wikichip.org/wiki/intel/cores/elkhart_lake)
 293 * EIDE - Enhanced Integrated Drive Electronics
 294 * EMI - [**ElectroMagnetic
 295   Interference**](https://en.wikipedia.org/wiki/Electromagnetic_interference)
 296 * eMMC - [**embedded MultiMedia
 297   Card**](https://en.wikipedia.org/wiki/MultiMediaCard#eMMC)
 298 * EOP - End of POST
 299 * EOL - End of Life
 300 * EPP - Intel: Energy-Performance Preference
 301 * EPROM - Erasable Programmable Read-Only Memory
 302 * ESD - Electrostatic discharge
 303 * eSPI - Enhanced System Peripheral Interface
 304 * EVT - Production Timeline: Engineering Validation Test
 305
 306
 307 ## F
 308
 309 * FADT - ACPI Table: Fixed ACPI Description Table
 310 * FAE - Field Application Engineer
 311 * FAT - File Allocation Table
 312 * FCH - AMD: Firmware Control Hub
 313 * FCS - Production Timeline: First Customer Shipment
 314 * FDD - Floppy Disk Drive
 315 * FFS - UEFI: Firmware File System
 316 * FIFO - First In, First Out
 317 * FIT - Intel: Firmware Interface Table
 318 * FIT - Flattened-Image Tree
 319 * FIVR - Intel: Fully Integrated Voltage Regulators
 320 * Flashing - Flashing means the writing of flash memory. The BIOS on
 321   modern mainboards is stored in a NOR flash EEPROM chip.
 322 * Flat mode - Real mode running in a way that allows it to access the
 323   entire 4GiB of the 32-bit address space.  Also known as Unreal mode or
 324   Big Real mode
 325 * FMAP - coreboot: [**Flash map**](https://doc.coreboot.org/lib/flashmap.html)
 326 * FPDT - ACPI: Firmware Performance Data Table
 327 * FPGA - [**Field-Programmable Gate Array**](https://en.wikipedia.org/wiki/Field-programmable_gate_array)
 328 * Framebuffer - The
 329   [**framebuffer**](http://en.wikipedia.org/wiki/Framebuffer) is a part
 330   of RAM in a computer which is allocated to hold the graphics
 331   information for one frame or picture. This information typically
 332   consists of color values for every pixel on the screen. A framebuffer
 333   is either:
 334   * Off-screen, meaning that writes to the framebuffer don't appear on
 335     the visible screen.
 336   * On-screen, meaning that the framebuffer is directly coupled to the
 337     visible display.
 338 * FPM - Memory: [**Fast Page Mode**](https://en.wikipedia.org/wiki/Dynamic_random-access_memory#Page_mode_DRAM) - A DRAM standard introduced in 1990.
 339 * FPU - [**Floating-Point Unit**](https://en.wikipedia.org/wiki/Floating-point_unit)
 340 * FSB - [**Front-Side Bus**](https://en.wikipedia.org/wiki/Front-side_bus)
 341 * FSP - Intel: Firmware Support Package
 342 * FTP - Network Protocol: [**File Transfer Protocol**](https://en.wikipedia.org/wiki/File_Transfer_Protocol)
 343 * FTPM - Firmware TPM
 344
 345
 346 ## G
 347
 348 * G0 - ACPI Global Power State: System is running
 349 * G0-G3 - ACPI Global Power States
 350 * G1 - ACPI Global Power State: System is suspended
 351 * G2 - ACPI Global Power State: Soft power-off.  The mainboard is off,
 352   but can be woken up electronically, by a button, wake-on-lan, a
 353   keypress, or some other method.
 354 * G3 - ACPI Global Power State: Mechanical Off. There is no power going
 355   to the system except for a small battery to keep the CMOS contents,
 356   Real Time Clock, and maybe a few other registers running.
 357 * GART - AMD: [**Graphics Address Remapping Table**](https://en.wikipedia.org/wiki/Graphics_address_remapping_table)
 358 * GATT - Graphics Aperture Translation Table
 359 * GLK - Intel: [**Gemini Lake**](https://en.wikichip.org/wiki/intel/cores/gemini_lake)
 360 * GMA - Intel: [**Graphics Media
 361   Accelerator**](https://en.wikipedia.org/wiki/Intel_GMA)
 362 * GNB - Graphics NorthBridge
 363 * GNVS - Global Non-Volatile Storage
 364 * GPD - PCH GPIO in Deep Sleep well (D5 power)
 365 * GPI - GPIOs: GPIO Input
 366 * GPIO - [**General Purpose Input/Output**](https://en.wikipedia.org/wiki/General-purpose_Input/Output) (Pin)
 367 * GPMR - Intel: General Purpose Memory Range
 368 * GPO - GPIOs: GPIO Output
 369 * GPP - AMD: General Purpose (PCI/PCIe) port
 370 * GPP - Intel: PCH GPIO in Primary Well (S0 power only)
 371 * GPS - Nvidia: GPU Performance Scale
 372 * GPT - UEFI: [**GUID Partition Table**](https://en.wikipedia.org/wiki/GUID_Partition_Table)
 373 * GPU - [**Graphics Processing Unit**](https://en.wikipedia.org/wiki/Graphics_processing_unit)
 374 * GSoC - [**Google Summer of Code**](https://en.wikipedia.org/wiki/Google_Summer_of_Code)
 375 * GSC - Google Security Chip - Typically Cr50/Ti50, though could also refer to the titan chips
 376 * GUID - UEFI: [**Globally Unique IDentifier**](https://en.wikipedia.org/wiki/Universally_unique_identifier)
 377
 378
 379 ## H
 380
 381 * HDA - [**High Definition Audio**](https://en.wikipedia.org/wiki/Intel_High_Definition_Audio)
 382 * HDCP - [**High-bandwidth Digital Content Protection**](https://en.wikipedia.org/wiki/High-bandwidth_Digital_Content_Protection)
 383 * HDD - Hard Disk Drive
 384 * HDMI - [**High-Definition Multimedia Interface**](https://en.wikipedia.org/wiki/HDMI)
 385 * HDR - [**High Dynamic Range**](https://en.wikipedia.org/wiki/High_dynamic_range)
 386 * HECI - Intel: [**Host Embedded Controller Interface**](https://en.wikipedia.org/wiki/Host_Embedded_Controller_Interface) (Replaced by MEI)
 387 * HID - [**Human Interface
 388   Device**](https://en.wikipedia.org/wiki/Human_interface_device)
 389 * HOB - UEFI: Hand-Off Block
 390 * HPET - [**High Precision Event Timer**](https://en.wikipedia.org/wiki/High_Precision_Event_Timer)
 391 * HSTI - Hardware Security Test Interface
 392 * HSW - Intel: Haswell
 393 * Hybrid S3 - System Power State:  This is where the operating system
 394   saves the contents of RAM out to the Hard drive, as if preparing to go
 395   to S4, but then goes into suspend to RAM.  This allows the system to
 396   resume quickly from S3 if the system stays powered, and resume from
 397   the disk if power is lost.
 398 * Hypertransport - AMD: The
 399   [**Hypertransport**](http://en.wikipedia.org/wiki/Hypertransport) bus
 400   is an older (2001-2017) high-speed electrical interconnection protocol
 401   specification between CPU, Memory, and (occasionally) peripheral
 402   devices.  This was originally called the Lightning Data Transport
 403   (LDT), which could be seen reflected in various register names.
 404   Hypertransport was replaced by AMD's Infinity Fabric (IF) on AMD's Zen
 405   processors.
 406
 407
 408 ## I
 409
 410 * I2C - **Inter-Integrated Circuit** is a bidirectional 2-wire bus for
 411   communication generally between different ICs on a circuit board.
 412   * [https://www.esacademy.com/en/library/technical-articles-and-documents/miscellaneous/i2c-bus.html](https://www.esacademy.com/en/library/technical-articles-and-documents/miscellaneous/i2c-bus.html)
 413 * I2S - [**Inter-IC Sound**](https://en.wikipedia.org/wiki/I%C2%B2S)
 414 * I3C - [**I3c**](https://en.wikipedia.org/wiki/I3C_%28bus%29) is not an
 415   acronym - The follower to I2C (Inter-Integrated Circuit)
 416   - Also known as SenseWire
 417 * IA - Intel Architecture
 418 * IA-64 - Intel Itanium 64-bit architecture
 419 * IBB – Initial Boot Block
 420 * IBV - Independent BIOS Vendor
 421 * IC - Integrated Circuit
 422 * ICL - Intel: Ice Lake
 423 * IDE - Software: Integrated Development Environment
 424 * IDE - Integrated Drive Electronics - A type of hard drive - Used
 425   interchangeable with ATA, though IDE describes the drive, and ATA
 426   describes the interface.  Generally replaced by SATA (Though again,
 427   SATA describes the interface, not actually the drive)
 428 * IDSEL/AD - Initialization Device SELect/Address and Data. Each PCI
 429   slot has a signal called IDSEL. It is used to differentiate between
 430   the different slots.
 431 * IF - AMD: [**Infinity
 432   Fabric**](https://en.wikipedia.org/wiki/HyperTransport#Infinity_Fabric)
 433   is a superset of AMD's earlier Hypertransport interconnect.
 434 * IMC - AMD: Integrated micro-controller - An 8051 microcontroller built
 435   into some AMD FCHs (Fusion Controller Hubs) and Southbridge chips.
 436   This never worked well for anything beyond fan control and caused
 437   numerous issues by reading from the BIOS flash chip, preventing other
 438   devices from communicating with the flash chip at runtime.
 439 * IMC - Integrated Memory Controller - This is a less usual use of the
 440   IMC acronym, but seems to be growing somewhat.
 441 * IO or I/O - Input/Output
 442 * IoC - Security: Indicator of Compromise
 443 * IOC - Intel: I/O Cache
 444 * IOE - Intel: I/O Expander
 445 * IOM - Intel: I/O Manager
 446 * IOMMU - [**I/O Memory Management Unit**](https://en.wikipedia.org/wiki/Input%E2%80%93output_memory_management_unit)
 447 * IOMUX - AMD: The I/O Mux block controls how each GPIO is configured.
 448 * IOSF - Intel: Intel On-chip System Fabric
 449 * IP - Intellectual Property
 450 * IP - Internet Protocol
 451 * IPC - Inter-Processor Communication/Inter-Process Communication
 452 * IPI - Inter Processor Interrupt
 453 * IPMI - Intelligent Platform Management Interface
 454 * IRQ - Interrupt Request
 455 * ISA - Instruction set architecture
 456 * ISA (bus) - Industry standard architecture - Replaced generally by PCI
 457   (Peripheral Control Interface)
 458 * ISDN - Integrated Services Digital Network
 459 * ISH - AMD PSP: Image Slot Header
 460 * ISH - Intel: Integrated Sensor Hub - A microcontroller built into the
 461   processor to help offload data processing from various sensors on a
 462   mainboard.
 463 * ISP - Internet Service Provider
 464 * IVHD - ACPI: I/O Virtualization Hardware Definition
 465 * IVMD - ACPI: I/O Virtualization Memory Definition
 466 * IVRS - I/O Virtualization Reporting Structure
 467
 468
 469 ## J
 470
 471 * JEDEC - Joint Electron Device Engineering Council
 472 * JSL - Intel: Jasper Lake
 473 * JTAG - The [**Joint Test Action
 474   Group**](https://en.wikipedia.org/wiki/JTAG) created a standard for
 475   communicating between chips  to verify and test ICs and PCB designs.
 476   The standard was named after the group, and has become a standard
 477   method of accessing special debug functions on a chip allowing for
 478   hardware-level debug of both the hardware and software.
 479
 480
 481 ## K
 482
 483 * KBL - Intel: Kaby Lake
 484 * KVM - Keyboard Video Mouse
 485
 486
 487 ## L
 488 * L0s - ASPM Power State: Turn off power for one direction of the PCIe
 489   serial link.
 490 * L1-Cache - The fastest but smallest memory cache on a processor.
 491   Frequently split into Instruction and Data caches (I-Cache / D-Cache,
 492   also occasionally abbreviated as i$ and d$)
 493 * L1 - ASPM Power State: The L1 power state shuts the PCIe link off
 494   completely until triggered to resume by the CLKREQ# signal.
 495 * L2-Cache - The second level of memory cache on a processor, this is a
 496   larger cache than L1, but takes longer to access.  Typically checked
 497   only after data has not been found in the L1-cache.
 498 * L3-Cache - The Third, and typically final memory cache level on a
 499   processor.  The L3 cache is typically quite a bit larger than the L1 &
 500   L2 caches, but again takes longer to access, though it's still much
 501   faster than reading memory.  The L3 cache is frequently shared between
 502   multiple cores on a modern CPU.
 503 * LAN - Local Area Network
 504 * LAPIC - Local APIC
 505 * LBA - Logical Block Address
 506 * LCD - Liquid Crystal Display
 507 * LCAP - PCIe:Link Capabilities
 508 * LED - Light Emitting Diode
 509 * LF - Line Feed - The standard Unix EOL (End-of-Line) marker.
 510 * LGTM - Looks Good To Me
 511 * LLC - Last Level Cache
 512 * LLVM - Initially stood for Low Level Virtual Machine, but now is just
 513   the name of the project, as it has expanded past its original goal.
 514 * LP5 - LPDDR5
 515 * LPDDR5 - [**Low-Power DDR 5 SDRAM**](https://en.wikipedia.org/wiki/LPDDR)
 516 * LPC - The [**Low Pin
 517   count**](http://www.intel.com/design/chipsets/industry/lpc.htm) bus
 518   was a replacement for the ISA bus, created by serializing a number of
 519   parallel signals to get rid of those connections.
 520 * LPT - Line Print Terminal, Local Print Terminal, or Line Printer. -
 521   The Parallel Port
 522 * LRU - Least Recently Used - a rule used in operating systems that
 523   utilises a paging system. LRU selects a page to be paged out if it has
 524   been used less recently than any other page. This may be applied to a
 525   cache system as well.
 526 * LSB - Least Significant Bit
 527 * LTE - Telecommunication: [**Long-Term
 528   Evolution**](https://en.wikipedia.org/wiki/LTE_%28telecommunication%29)
 529 * LVDS - Low-Voltage Differential Signaling
 530
 531
 532 ## M
 533
 534 * M.2 - An interface specification for small peripheral cards.
 535 * MAC Address - Media Access Control Address
 536 * MBR - Master Boot Record
 537 * MCA - [**Machine Check Architecture**](https://en.wikipedia.org/wiki/Machine_Check_Architecture)
 538 * MCR - Machine Check Registers
 539 * MCU - Memory Control Unit
 540 * MCU - [**MicroController
 541   Unit**](https://en.wikipedia.org/wiki/Microcontroller)
 542 * MDFIO - Intel: Multi-Die Fabric IO
 543 * ME - Intel: Management Engine
 544 * MEI - Intel: ME Interface (Previously known as HECI)
 545 * Memory training - the process of finding the best speeds, voltages,
 546   and delays for system memory.
 547 * MHU: ARM: Message Handling Unit
 548 * MIPI: The [**Mobile Industry Processor
 549   Interface**](https://en.wikipedia.org/wiki/MIPI_Alliance) Alliance has
 550   developed a number of different specifications for mobile devices.
 551   The Camera Serial Interface (CSI) is a widely used interface that has
 552   made its way into laptops.
 553 * MIPS - Millions of Instructions per Second
 554 * MIPS (processor) - Microprocessor without Interlocked Pipelined
 555   Stages.
 556 * MKBP - Matrix Keyboard Protocol
 557 * MMC - [**MultiMedia
 558   Card**](https://en.wikipedia.org/wiki/MultiMediaCard)
 559 * MMIO - [**Memory Mapped I/O**](http://en.wikipedia.org/wiki/MMIO)
 560   allows peripherals' memory or registers to be accessed directly
 561   through the memory bus.  When the memory bus size was very small, this
 562   was initially done by hiding any memory at that address, effectively
 563   wasting that memory.  In modern systems, that memory is typically
 564   moved to the end of the physical memory space, freeing a 'hole' to map
 565   devices into.
 566 * MMU - Memory Management Unit
 567 * MMX - Officially, not an acronym, trademarked by Intel. Unofficially,
 568   Matrix Math eXtension.
 569 * MODEM - Modulator-Demodulator
 570 * Modern Standby - Microsoft's name for the S0iX states
 571 * MOP - Macro-Operation
 572 * MOS - Metal-Oxide-Silicon
 573 * MP - Production Timeline: Mass Production
 574 * MPU - Memory Protection Unit
 575 * MPTable - The Intel [**MultiProcessor
 576   specification**](https://en.wikipedia.org/wiki/MultiProcessor_Specification)
 577   is a hardware compatibility guide for machine hardware designers and
 578   OS software writers to produce SMP-capable machines and OSes in a
 579   vendor-independent manner. Version 1.1 of the spec was released in
 580   1994, and the 1.4 version was released in 1995.  This has been
 581   generally been
 582   https://en.wikipedia.org/wiki/MultiProcessor_Specification by the ACPI
 583   tables.
 584 * MRC - Intel: Memory Reference Code
 585 * MSB - Most Significant Bit
 586 * MSI - Message Signaled Interrupt
 587 * MSR - Machine-Specific Register
 588 * MT/s - MegaTransfers per second
 589 * MTL - Intel: Meteor Lake
 590 * MTL - ARM: MHU Transport Layer
 591 * MTRR - [**Memory Type and Range
 592   Register**](http://en.wikipedia.org/wiki/MTRR)
 593
 594
 595 ## N
 596
 597 * Nack - Negative Acknowledgement
 598 * NBCI - Nvidia: NoteBook Common Interface
 599 * NC - GPIOs: No Connect
 600 * NDA - Non-Disclosure Agreement.
 601 * NF - GPIOs: Native Function - GPIOs frequently have multiple different
 602   functions, one of which is defined as the default, or Native function.
 603 * NFC - [**Near Field
 604   Communication**](https://en.wikipedia.org/wiki/Near-field_communication)
 605 * NGFF - [**Next Generation Form
 606   Factor**](https://en.wikipedia.org/wiki/M.2) - The original name for
 607   M.2
 608 * NHLT - ACPI Table - Non-HDA Link Table
 609 * NIC - Network Interface Card
 610 * NMI - Non-maskable interrupt
 611 * Nonce - Cryptography: [**Number used once**](https://en.wikipedia.org/wiki/Cryptographic_nonce)
 612 * NOP - No Operation
 613 * NTFS - New Technology File System
 614 * NVME - Non-Volatile Memory Express - An SSD interface that allows
 615   access to the flash memory through a PCIe bus.
 616 * NVPCF - Nvidia Platform and Control Framework
 617 * NX - No Execute
 618
 619
 620 ## O
 621
 622 * ODH - GPIOs: Open Drain High - High is driven to the reference voltage, low is a high-impedance state
 623 * ODL - GPIOs: Open Drain Low - Low is driven to ground, High is a high-impedance state.
 624 * ODM - Original Design Manufacturer
 625 * OEM - Original Equipment Manufacturer
 626 * OHCI - [**Open Host Controller
 627   Interface**](https://en.wikipedia.org/wiki/Host_Controller_Interface_%28USB%29)
 628   - non-proprietary USB Host controller for USB 1.1 (May also refer to
 629   the open host controller for IEEE 1394, but this is less common).
 630 * OOBE - Out Of the Box Experience
 631 * OPP - ARM: Operating Performance Points
 632 * OS - Operating System
 633 * OTA - Over the Air
 634 * OTP - One Time Programmable
 635
 636
 637 ## P
 638
 639 * PAE - physical address extension
 640 * PAL - Programmable Array Logic
 641 * PAM - Intel: Programmable Attribute Map - This is the legacy BIOS
 642   region from 0xC_0000 to 0xF_FFFF
 643 * PAT - [**Page Attribute
 644   Table**](https://en.wikipedia.org/wiki/Page_attribute_table) This can
 645   be used independently or in combination with MTRR to setup memory type
 646   access ranges. Allows more finely-grained control than MTRR.
 647 * PAT - Intel: [**Performance Acceleration
 648   Technology**](https://en.wikipedia.org/wiki/Performance_acceleration_technology)
 649 * PATA - Parallel Advanced Technology Attachment - A renaming of ATA
 650   after SATA became the standard.
 651 * PAVP - [**Intel: Protected Audio-Video
 652   Path**](https://en.wikipedia.org/wiki/Intel_GMA#Protected_Audio_Video_Path)
 653 * PC - Personal Computer
 654 * PC AT - Personal Computer Advanced Technology
 655 * PC100 - An SDRAM specification for a 100MHz memory bus.
 656 * PCB - Printed Circuit Board
 657 * PCD - UEFI: Platform Configuration Database
 658 * PCH - Intel: [**Platform Controller Hub**](https://en.wikipedia.org/wiki/Platform_Controller_Hub)
 659 * PCI - [**Peripheral Control
 660   Interconnect**](http://en.wikipedia.org/wiki/Peripheral_Component_Interconnect)
 661   - Replaced generally by PCIe (PCI Express)
 662 * PCI Configuration Space - The [**PCI Config
 663   space**](http://en.wikipedia.org/wiki/PCI_Configuration_Space) is an
 664   [address space](https://en.wikipedia.org/wiki/Address_space) for all
 665   PCI devices.  Originally, this address space was accessed through an
 666   index/data pair by writing the address that you wanted to read/write
 667   into the I/O address 0xCF8, then reading or writing I/O Address 0xCFC.
 668   This has been updated to an MMIO method which increases each PCI
 669   function's configuration space from 256 bytes to 4K.
 670 * PCIe - [**PCI Express**](http://en.wikipedia.org/wiki/Pci_express)
 671 * PCMCIA: Personal Computer Memory Card International Association
 672 * PCO - AMD: Picasso
 673 * PCR: TPM: Platform Configuration Register
 674 * PD - GPIOs: Pull-Down - Setting the pin high drives it to the reference voltage.  Setting it low drives it to ground through a resistor.
 675 * PD - Power Delivery - This is a specification for communicating power
 676   needs and availability between two devices, typically over USB type C.
 677 * PEG - PCIe Graphics - A (typically) x16 PCIe slot connected to the CPU
 678   for higher graphics bandwidth and lower latency.
 679 * PEI - UEFI: Pre-EFI Initialization
 680 * PEIM - UEFI: PEI Module
 681 * PEP - Intel: Power Engine Plug-in
 682 * PHY - [**PHYsical layer**](http://en.wikipedia.org/wiki/PHY) - The
 683   hardware that implements the send/receive functionality of a
 684   communication protocol.
 685 * PI - Platform Initialization
 686 * PIC - [**Programmable Interrupt
 687   Controller**](https://en.wikipedia.org/wiki/Programmable_interrupt_controller)
 688 * PII - [**Personally Identifiable
 689   Information**](https://en.wikipedia.org/wiki/Personal_data)
 690 * PIO - [**Programmed
 691   I/O**](https://en.wikipedia.org/wiki/Programmed_input%E2%80%93output)
 692 * PIR - PCI Interrupt Router
 693 * PIR Table - The [**PCI Interrupt Routing
 694   Table**](https://web.archive.org/web/20080206072638/http://www.microsoft.com/whdc/archive/pciirq.mspx)
 695   was a Microsoft specification that allowed windows to determine how
 696   each PCI slot was wired to the interrupt router.
 697 * PIRQ - PCI IRQ
 698 * PIT - Generally refers to the 8253/8254 [**Programmable Interval
 699   Timer**](https://en.wikipedia.org/wiki/Programmable_interval_timer).
 700 * PLCC - [**Plastic leaded chip
 701   carrier**](http://en.wikipedia.org/wiki/Plastic_leaded_chip_carrier)
 702 * PLL - [**Phase-Locked
 703   Loop**](https://en.wikipedia.org/wiki/Phase-locked_loop)
 704 * PM - Platform Management
 705 * PM - Power Management
 706 * PMC Intel: Power Management Controller
 707 * PMIC - Power Management IC (Pronounced "P-mick")
 708 * PMIO - Port-Mapped I/O
 709 * PMU - Power Management Unit
 710 * PNP - Plug aNd Play
 711 * PoP - Point-of-Presence
 712 * POR - Plan of Record
 713 * POR - Power On Reset
 714 * Port80 - The [**I/O port
 715   0x80**](https://en.wikipedia.org/wiki/Power-on_self-test#Progress_and_error_reporting)
 716   is the address for BIOS writes to update diagnostic information during
 717   the boot process.
 718 * POST - [**Power-On Self
 719   Test**](https://en.wikipedia.org/wiki/Power-on_self-test)
 720 * POTS - [**Plain Old Telephone
 721   Service**](https://en.wikipedia.org/wiki/Plain_old_telephone_service)
 722 * PPI - UEFI: PEIM-to-PEIM Interface
 723 * PPR: Processor Programming Reference
 724 * PPT - AMD: Package Power Tracking
 725 * PROM: Programmable Read Only Memory
 726 * Proto - Production Timeline: The first initial production to test key
 727   concepts.
 728 * PSE - Page Size Extention
 729 * PSP - AMD: Platform Security Processor
 730 * PSPP - AMD: PCIE Speed Power Policy
 731 * PU - GPIOs: Pull-Up - Setting the pin low drives it to ground.  Setting it high drives it to the reference voltage through a resistor.
 732 * PVT - Production Timeline: (Production Validation Test
 733 * PWM - Pulse Width Modulation
 734 * PXE - Pre-boot Execution Environment
 735
 736
 737 ## Q
 738
 739 * QOS - Quality of Service
 740
 741
 742 ## R
 743
 744 * RAID - redundant array of inexpensive disks - as opposed to SLED -
 745   single large expensive disk.
 746 * RAM - Random Access Memory
 747 * RAMID - Boards that have soldered-down memory (no DIMMs) can have
 748   various different sizes, speeds, and brands of memory chips attached.
 749   Because there is no SPD, (for cost savings) the memory needs to be
 750   identified in a different manner.  The simplest of these is done using
 751   a set of 3 or 4 GPIOs to allow 8 to 16 different memory chips to be
 752   used.
 753 * RAPL - Running Average Power Limit
 754 * RCS - [**Revision control
 755   system**](https://en.wikipedia.org/wiki/Revision_Control_System)
 756 * Real mode - The original 20-bit addressing mode of the 8086 & 8088
 757   computers, allowing the system to access 1MiB of memory through a
 758   Segment:Offset index pair.  In 2022, this is still the mode that
 759   x86-64 processors are in at the reset vector!
 760 * RDMA - [**Remote Direct Memory
 761   Access**](http://en.wikipedia.org/wiki/Remote_Direct_Memory_Access) is
 762   a concept whereby two or more computers communicate via DMA directly
 763   from main memory of one system to the main memory of another.
 764 * RFC - Request for Comment
 765 * RFI - [**Radio-Frequency
 766   Interference**](https://en.wikipedia.org/wiki/Electromagnetic_interference)
 767 * RGB - Red, Green, Blue
 768 * RISC - Reduced Instruction Set Computer
 769 * RMA - Return Merchandise Authorization
 770 * RO - Read Only
 771 * ROM - Read Only Memory
 772 * RoT - Root of Trust
 773 * RPL - Intel: [**Raptor Lake**](https://en.wikipedia.org/wiki/Raptor_Lake)
 774 * RRG - AMD (ATI): Register Reference Guide
 775 * RSDP - Root System Description Pointer
 776 * RTC - Real Time Clock
 777 * RTFM - Read the Fucking Manual
 778 * RTOS - Real-Time Operating System
 779 * RVP - Intel: Reference Validation Platform
 780 * RW - Read / Write
 781 * RX - Receive
 782
 783
 784 ## S
 785
 786 * S-states - ACPI System Power States: [**Sleep states**](https://uefi.org/specs/ACPI/6.4/16_Waking_and_Sleeping/sleeping-states.html)
 787 * S0 - ACPI System Power State: Fully running
 788 * S0 - S5 - ACPI System power states level 0 - 5, with each higher
 789   numbered power state being (theoretically) lower power than the
 790   previous, and (again theoretically) taking longer to get back to a
 791   fully running system than the previous.
 792 * S1 - ACPI System Power State: Standby - This isn’t use much anymore,
 793   but it used to put the Processor into a powered, but idle state, power
 794   down any drives, and turn off the display. This would wake up almost
 795   instantly because no processor context was lost in this state.
 796 * S2 - ACPI System Power State: Lower power than S1, Higher power than
 797   S3, I don’t know that this state was ever well defined by any group.
 798 * S3 - ACPI System Power State: Suspend to RAM - A low-power state where
 799   the processor context is copied to the system Memory, then the
 800   processor and all peripherals are powered off.  On wake, or resume,
 801   the system starts to boot normally, then switches to restore the
 802   memory registers to the previous settings, restore the processor
 803   context from memory, and jump back to the operating system to pick up
 804   where it left off.
 805 * S4 - ACPI System Power State: Suspend to Disk.  The processor context
 806   and all the contents of memory are copied to the hard drive. This is
 807   typically fully handled by the operating system, so resume is a normal
 808   boot through all of the firmware, then the OS restore the original
 809   contents of memory.  Any critical processor state is restored.
 810 * S5 - ACPI System Power State: System is “completely powered off”, but
 811   still has power going to the board.
 812 * SAR - The [**Specific Absorption
 813   Rate**](https://en.wikipedia.org/wiki/Specific_absorption_rate) is the
 814   measurement for the amount of Radio Frequency (RF) energy absorbed by
 815   the body in units of Watts per Kilogram. This may be built into
 816   coreboot as a table.
 817 * SAS - Serial Attached SCSI - A serialized version of SCSI used mostly
 818   for high performance hard drives and tape drives.
 819 * SATA - Serial Advanced Technology Attachment
 820 * SB - South Bridge
 821 * SB-RMI - AMD: Sideband Remote Management Interface
 822 * SB-TSI - SideBand Temperature Sensor Interface
 823 * SBA - SideBand Addressing
 824 * SBI - SideBand Interface
 825 * SBOM - Software Bill of Materials
 826 * SCI - System Control Interrupt
 827 * SCP - ARM: System Control Processor
 828 * SCP - Network Protocol: Secure Copy
 829 * SCSI - Small Computer System Interface - A high-bandwidth
 830   communication interface for peripherals.  This is a very old interface
 831   that has seen numerous updates and is still used today, primarily in
 832   SAS (Serial Attached SCSI).  The initial version is now often referred
 833   to as Parallel SCSI.
 834 * SD - [**Secure Digital**](https://en.wikipedia.org/wiki/SD_card) card
 835 * SDRAM - Synchronous DRAM
 836 * SDLE: AMD: Stardust Dynamic Load Emulator
 837 * SEEP - Serial EEPROM (Electrically Erasable Programmable Read-Only
 838   Memory)
 839 * SEV - AMD: Secure Encrypted Virtualization
 840 * Shadow RAM - RAM which content is copied from ROM residing at the same
 841   address for speedup purposes.
 842 * Shim - A small piece of code whose only purpose is to act as an
 843   interface to load another piece of code.
 844 * SIMD - Single Instruction, Multiple Data
 845 * SIMM - Single Inline Memory Module
 846 * SIPI - Startup Inter Processor Interrupt
 847 * SIO - [**Super I/O**](https://en.wikipedia.org/wiki/Super_I/O)
 848 * SKL - Intel: SkyLake
 849 * SKU - Stock Keeping Unit
 850 * SMART: [**Self-Monitoring Analysis And Reporting
 851   Technology**](https://en.wikipedia.org/wiki/S.M.A.R.T.)
 852 * SMBIOS - [**System Management
 853   BIOS**](https://en.wikipedia.org/wiki/System_Management_BIOS)
 854 * SMBus -  [**System Management
 855   Bus**](https://en.wikipedia.org/wiki/System_Management_Bus)
 856   * [http://www.smbus.org/](http://www.smbus.org/)
 857 * SMI - System management interrupt
 858 * SMM - [**System management
 859   mode**](https://en.wikipedia.org/wiki/System_Management_Mode)
 860 * SMN - AMD: System Management Network
 861 * SMRAM - System Management RAM
 862 * SMT - Simultaneous Multithreading
 863 * SMT - Surface Mount
 864 * SMT - Symmetric Multithreading
 865 * SNP - AMD: Secure Nested Paging
 866 * SMU - AMD: System Management Unit
 867 * SO-DIMM: Small Outline Dual In-Line Memory Module
 868 * SoC - System on a Chip
 869 * SOIC - [**Small-Outline Integrated
 870   Circuit**](http://en.wikipedia.org/wiki/Small-outline_integrated_circuit)
 871 * SPD - [**Serial Presence
 872   Detect**](https://en.wikipedia.org/wiki/Serial_presence_detect)
 873 * SPI - [**Serial Peripheral
 874   Interface**](https://en.wikipedia.org/wiki/Serial_Peripheral_Interface)
 875 * SPL - AMD: Security Patch Level
 876 * SPMI - MIPI: System Power Management Interface
 877 * SRAM - Static Random Access Memory
 878 * SSD - Solid State Drive
 879 * SSDT - Secondary System Descriptor Table - ACPI table
 880 * SSE - Streaming SIMD Extensions
 881 * SSH - Network Protocol: Secure Shell
 882 * SSI - **Server System Infrastructure**
 883 * SSI-CEB - Physical board format: [**SSI Compact Electronics
 884   Bay**](https://en.wikipedia.org/wiki/SSI_CEB)
 885 * SSI-EEB - Physical board format: [**SSI Enterprise Electronics
 886   Bay**](https://en.wikipedia.org/wiki/SSI_CEB) is a wider version of
 887   ATX with different standoff placement.
 888 * SSI-MEB - Physical board format: [**SSI Midrange Electronics
 889   Bay**](https://en.wikipedia.org/wiki/SSI_CEB)
 890 * SSI-TEB - Physical board format: [**SSI Thin Electronics
 891   Bay**](https://en.wikipedia.org/wiki/SSI_CEB)
 892 * STAPM - AMD: Skin Temperature Aware Power Management
 893 * SuperIO - The [**Super I/O**](https://en.wikipedia.org/wiki/Super_I/O)
 894   (SIO) device provides a system with any of a number of different
 895   peripherals.  Most common are: A PS/2 Keyboard and mouse port, LPT
 896   Ports, UARTS, Watchdog Timers, Floppy drive Controllers, GPIOs, or any
 897   of a number of various other devices.
 898 * SVI2/3 - Serial VID (Voltage Identification) Interface 2.0 / 3.0
 899
 900
 901 ## T
 902
 903 * TBT - Thunderbolt
 904 * TBT - Intel: Turbo Boost Technology
 905 * TCC - Intel: Thermal Control Circuit
 906 * TCP - Transmission Control Protocol
 907 * TCPC - Type C Port Controller
 908 * TCSS - Intel: Type C SubSystem
 909 * TDMA - Time-Division Multiple Access
 910 * TDP - [**Thermal Design
 911   Power**](https://en.wikipedia.org/wiki/Thermal_design_power)
 912 * TEE - Trusted Execution Environment
 913 * TFTP - Network Protocol: Trivial File Transfer Protocol
 914 * TGL - Intel: Tigerlake
 915 * THC - Touch Host Controller
 916 * Ti50 - Google: The next generation GSC (Google Security chip) on
 917   ChromeOS devices after Cr50
 918 * TLA - Techtronics Logic Analyzer
 919 * TLA - Three Letter Acronym
 920 * TLB - [**Translation Lookside
 921   Buffer**](https://en.wikipedia.org/wiki/Translation_lookaside_buffer)
 922 * TOCTOU - Time-Of-Check to Time-Of-Use
 923 * TOLUM - Top of Low Usable Memory
 924 * ToM - Top of Memory
 925 * TPM - Trusted Platform Module
 926 * TS - TimeStamp -
 927 * TSC - [**Time Stamp
 928   Counter**](https://en.wikipedia.org/wiki/Time_Stamp_Counter)
 929 * TSEG - TOM (Top of Memory) Segment
 930 * TWAIN - Technology without an interesting name.
 931 * TX - Transmit
 932 * TXE - Intel: Trusted eXecution Engine
 933
 934
 935 ## U
 936
 937 * UART - Universal asynchronous receiver-transmitter
 938 * UC - UnCacheable. Memory type setting in MTRR/PAT.
 939 * uCode - [**Microcode**](https://en.wikipedia.org/wiki/Microcode)
 940 * UDK - UEFI: UEFI Development Kit
 941 * UDP - User Datagram Protocol
 942 * UEFI - Unified Extensible Firmware Interface
 943 * UFS - Universal Flash storage
 944 * UHCI - USB: [**Universal Host Controller
 945   Interface**](https://en.wikipedia.org/wiki/Host_controller_interface_%28USB%2C_Firewire%29%23UHCI)
 946   - Intel proprietary USB 1.x Host controller
 947 * Unreal mode - Real mode running in a way that allows it to access the
 948   entire 4GiB of the 32-bit address space - Also known as Big real mode
 949   or Flat mode.
 950 * UMA - Unified Memory Architecture
 951 * UMI - AMD: [**Unified Media
 952   Interface**](https://en.wikipedia.org/wiki/Unified_Media_Interface)
 953 * UPD - Updatable Product Data
 954 * UPS - Uninterruptible Power Supply
 955 * USART - Universal Synchronous/Asynchronous Receiver/Transmitter
 956 * USB - Universal Serial Bus
 957
 958
 959 ## V
 960
 961 * VBIOS - Video BIOS
 962 * VBNV - Vboot Non-Volatile storage
 963 * VBT - [**Video BIOS
 964   Table**](https://01.org/linuxgraphics/gfx-docs/drm/ch04s02.html#id-1.4.3.4.16)
 965 * VESA - Video Electronics Standards Association
 966 * VGA: Video Graphics Array
 967 * VID: Vendor Identifier
 968 * VID: AMD: Voltage Identifier
 969 * VLB - VESA Local Bus
 970 * VOIP - Voice over IP
 971 * Voodoo mode - a silly name for Big Real mode.
 972 * VPD - Vital Product Data
 973 * VPN - Virtual Private Network
 974 * VR - Voltage Regulator
 975 * VRAM - Video Random Access Memory
 976 * VRM - Voltage Regulator Module
 977 * VT-d - Intel: Virtualization Technology for Directed I/O
 978
 979
 980 ## W
 981
 982 * WAN - [**Wide Area Network**](https://en.wikipedia.org/wiki/Wide_area_network)
 983 * WB - Cache Policy: [**Write-Back**](https://en.wikipedia.org/wiki/Cache_%28computing%29)
 984 * WC - Cache Policy: [**Write-Combining**](https://en.wikipedia.org/wiki/Cache_%28computing%29)
 985 * WCAM - World-facing Camera - A camera on a device that is not intended
 986   to be used as a webcam, but instead to film scenes away from the user.
 987   For clamshell devices, his may be on the keyboard panel for devices
 988   devices that open 360 degrees, or on the outside of the cover.  For
 989   tablets, it's on the the side away from the screen.
 990 * WDT - [**WatchDog Timer**](https://en.wikipedia.org/wiki/Watchdog_timer)
 991 * WLAN - Wireless LAN (Local Area Network)
 992 * WP - Cache policy: [**Write-Protected**](https://en.wikipedia.org/wiki/Cache_%28computing%29)
 993 * WO - Write-only
 994 * WOL - [**Wake-on-LAN**](https://en.wikipedia.org/wiki/Wake-on-LAN)
 995 * WT - Cache Policy: [**Write Through**](https://en.wikipedia.org/wiki/Cache_%28computing%29)
 996
 997
 998 ## X
 999
1000 * x64 - Another name for [**x86-64**](https://en.wikipedia.org/wiki/X86-64) or AMD64.
1001 * x86 - [**x86**](https://en.wikipedia.org/wiki/X86) Originally referred to any device compatible with the 8088/8086
1002   architectures, this now typically means compatibility with the 80386
1003   32-bit instruction set (also referred to as IA-32)
1004 * x86-64 - The 64-bit extension to the x86 architecture.  Also known as
1005   [**AMD64**](https://en.wikipedia.org/wiki/X86-64) as it was developed by AMD.  Long-mode refers to when the
1006   processor is running in the 64-bit mode.
1007 * XBAR - AMD: Abbreviation for crossbar, their command packet switch
1008   which determines what data goes where within the processor or SoC
1009 * XHCI - USB: [**Extensible Host Controller Interface**](https://en.wikipedia.org/wiki/Extensible_Host_Controller_Interface) - USB Host controller
1010   supporting 1.x, 2.0, and 3.x devices.
1011
1012
1013
1014 ## Y
1015
1016
1017 ## Z
1018
1019 * ZIF - Zero Insertion Force
1020
1021
1022 ## References:
1023 * [AMD Glossary of terms](https://www.amd.com/system/files/documents/glossary-of-terms-20220505-for-web.pdf)