src/soc/nvidia/tegra124/maincpu.S

   1 /* This file is part of the coreboot project. */
   2 /*
   3  *
   4  * Redistribution and use in source and binary forms, with or without
   5  * modification, are permitted provided that the following conditions
   6  * are met:
   7  * 1. Redistributions of source code must retain the above copyright
   8  *    notice, this list of conditions and the following disclaimer.
   9  * 2. Redistributions in binary form must reproduce the above copyright
  10  *    notice, this list of conditions and the following disclaimer in the
  11  *    documentation and/or other materials provided with the distribution.
  12  * 3. The name of the author may not be used to endorse or promote products
  13  *    derived from this software without specific prior written permission.
  14  *
  15  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  16  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  17  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  18  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  19  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  20  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  21  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  22  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  23  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  24  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  25  * SUCH DAMAGE.
  26  */
  27
  28 #include <arch/asm.h>
  29
  30 .arm
  31 ENTRY(maincpu_setup)
  32         /*
  33          * Set the CPU to System mode with IRQ and FIQ disabled. Prefetch/Data
  34          * aborts may happen early and crash before the abort handlers are
  35          * installed, but at least the problem will show up near the code that
  36          * causes it.
  37          */
  38         msr     cpsr_cxf, #0xdf
  39
  40         ldr     sp, maincpu_stack_pointer
  41         eor     lr, lr
  42         ldr     r0, maincpu_entry_point
  43         bx      r0
  44 ENDPROC(maincpu_setup)
  45
  46         .align 2
  47
  48         .global maincpu_stack_pointer
  49 maincpu_stack_pointer:
  50         .word 0
  51
  52         .global maincpu_entry_point
  53 maincpu_entry_point:
  54         .word 0