src/console/Kconfig

   1 menu "Console"
   2
   3 config NO_BOOTBLOCK_CONSOLE
   4         bool
   5
   6 config BOOTBLOCK_CONSOLE
   7         bool "Enable early (bootblock) console output."
   8         depends on !NO_BOOTBLOCK_CONSOLE
   9         default y
  10         help
  11           Use console during the bootblock if supported
  12
  13 config POSTCAR_CONSOLE
  14         bool "Enable console output during postcar."
  15         depends on POSTCAR_STAGE
  16         default y
  17         help
  18           Use console during the postcar if supported
  19
  20 config SQUELCH_EARLY_SMP
  21         bool "Squelch AP CPUs from early console."
  22         default y
  23         depends on SMP
  24         help
  25           When selected only the BSP CPU will output to early console.
  26
  27           Console drivers have unpredictable behaviour if multiple threads
  28           attempt to share the same resources without a spinlock.
  29
  30           If unsure, say Y.
  31
  32 config CONSOLE_SERIAL
  33         bool "Serial port console output"
  34         default y
  35         depends on DRIVERS_UART
  36         help
  37           Send coreboot debug output to a serial port.
  38
  39           The type of serial port driver selected based on your configuration is
  40           shown on the following menu line. Supporting multiple different types
  41           of UARTs in one build is not supported.
  42
  43 config FIXED_UART_FOR_CONSOLE
  44         bool
  45         help
  46           Select to remove the prompt from UART_FOR_CONSOLE in case a
  47           specific UART has to be used (e.g. when the platform code
  48           performs dangerous configurations).
  49
  50 if CONSOLE_SERIAL
  51
  52         comment "I/O mapped, 8250-compatible"
  53         depends on DRIVERS_UART_8250IO
  54
  55         comment "memory mapped, 8250-compatible"
  56         depends on DRIVERS_UART_8250MEM
  57
  58         comment "device-specific UART"
  59         depends on HAVE_UART_SPECIAL
  60
  61 config UART_FOR_CONSOLE
  62         int
  63         prompt "Index for UART port to use for console" if !FIXED_UART_FOR_CONSOLE
  64         default 0
  65         help
  66           Select an I/O port to use for serial console:
  67             0 = 0x3f8, 1 = 0x2f8, 2 = 0x3e8, 3 = 0x2e8
  68
  69 # FIXME: Early programming in romstage is incorrect as we should
  70 # program different LDN to actually change the physical port.
  71 config TTYS0_BASE
  72         hex
  73         depends on DRIVERS_UART
  74         default 0x3f8 if UART_FOR_CONSOLE = 0
  75         default 0x2f8 if UART_FOR_CONSOLE = 1
  76         default 0x3e8 if UART_FOR_CONSOLE = 2
  77         default 0x2e8 if UART_FOR_CONSOLE = 3
  78         help
  79           Map the COM port number to the respective I/O port.
  80
  81 comment "Serial port base address = 0x3f8"
  82 depends on DRIVERS_UART_8250IO && UART_FOR_CONSOLE = 0
  83 comment "Serial port base address = 0x2f8"
  84 depends on DRIVERS_UART_8250IO && UART_FOR_CONSOLE = 1
  85 comment "Serial port base address = 0x3e8"
  86 depends on DRIVERS_UART_8250IO && UART_FOR_CONSOLE = 2
  87 comment "Serial port base address = 0x2e8"
  88 depends on DRIVERS_UART_8250IO && UART_FOR_CONSOLE = 3
  89
  90 config UART_OVERRIDE_BAUDRATE
  91         bool
  92         help
  93           Set to "y" when the platform overrides the baudrate by providing
  94           a get_uart_baudrate routine.
  95
  96 if !UART_OVERRIDE_BAUDRATE
  97
  98 choice
  99         prompt "Baud rate"
 100         default CONSOLE_SERIAL_115200
 101
 102 config CONSOLE_SERIAL_921600
 103         bool "921600"
 104         help
 105           Set serial port Baud rate to 921600.
 106 config CONSOLE_SERIAL_460800
 107         bool "460800"
 108         help
 109           Set serial port Baud rate to 460800.
 110 config CONSOLE_SERIAL_230400
 111         bool "230400"
 112         help
 113           Set serial port Baud rate to 230400.
 114 config CONSOLE_SERIAL_115200
 115         bool "115200"
 116         help
 117           Set serial port Baud rate to 115200.
 118 config CONSOLE_SERIAL_57600
 119         bool "57600"
 120         help
 121           Set serial port Baud rate to 57600.
 122 config CONSOLE_SERIAL_38400
 123         bool "38400"
 124         help
 125           Set serial port Baud rate to 38400.
 126 config CONSOLE_SERIAL_19200
 127         bool "19200"
 128         help
 129           Set serial port Baud rate to 19200.
 130 config CONSOLE_SERIAL_9600
 131         bool "9600"
 132         help
 133           Set serial port Baud rate to 9600.
 134
 135 endchoice
 136
 137 #FIXME(dhendrix): Change name to SERIAL_BAUD? (Stefan sayz: yes!!)
 138 config TTYS0_BAUD
 139         int
 140         default 921600 if CONSOLE_SERIAL_921600
 141         default 460800 if CONSOLE_SERIAL_460800
 142         default 230400 if CONSOLE_SERIAL_230400
 143         default 115200 if CONSOLE_SERIAL_115200
 144         default 57600 if CONSOLE_SERIAL_57600
 145         default 38400 if CONSOLE_SERIAL_38400
 146         default 19200 if CONSOLE_SERIAL_19200
 147         default 9600 if CONSOLE_SERIAL_9600
 148         help
 149           Map the Baud rates to an integer.
 150
 151 endif
 152
 153 # TODO: Allow user-friendly selection of settings other than 8n1.
 154 config TTYS0_LCS
 155         int
 156         default 3
 157         depends on DRIVERS_UART_8250IO || DRIVERS_UART_8250MEM
 158
 159 endif # CONSOLE_SERIAL
 160
 161 config SPKMODEM
 162         bool "spkmodem (console on speaker) console output"
 163         default n
 164         depends on ARCH_X86
 165         help
 166           Send coreboot debug output through speaker
 167
 168 config CONSOLE_USB
 169         bool "USB dongle console output"
 170         depends on USBDEBUG
 171         default y
 172         help
 173           Send coreboot debug output to USB.
 174
 175           Configuration for USB hardware is under menu Generic Drivers.
 176
 177 # TODO: Deps?
 178 # TODO: Improve description.
 179 config CONSOLE_NE2K
 180         bool "Network console over NE2000 compatible Ethernet adapter"
 181         default n
 182         depends on PCI
 183         help
 184           Send coreboot debug output to a Ethernet console, it works
 185           same way as Linux netconsole, packets are received to UDP
 186           port 6666 on IP/MAC specified with options bellow.
 187           Use following netcat command: nc -u -l -p 6666
 188
 189 config CONSOLE_NE2K_DST_MAC
 190         depends on CONSOLE_NE2K
 191         string "Destination MAC address of remote system"
 192         default "00:13:d4:76:a2:ac"
 193         help
 194           Type in either MAC address of logging system or MAC address
 195           of the router.
 196
 197 config CONSOLE_NE2K_DST_IP
 198         depends on CONSOLE_NE2K
 199         string "Destination IP of logging system"
 200         default "10.0.1.27"
 201         help
 202           This is IP address of the system running for example
 203           netcat command to dump the packets.
 204
 205 config CONSOLE_NE2K_SRC_IP
 206         depends on CONSOLE_NE2K
 207         string "IP address of coreboot system"
 208         default "10.0.1.253"
 209         help
 210           This is the IP of the coreboot system
 211
 212 config CONSOLE_NE2K_IO_PORT
 213         depends on CONSOLE_NE2K
 214         hex "NE2000 adapter fixed IO port address"
 215         default 0xe00
 216         help
 217           This is the IO port address for the IO port
 218           on the card, please select some non-conflicting region,
 219           32 bytes of IO spaces will be used (and align on 32 bytes
 220           boundary, qemu needs broader align)
 221
 222 config CONSOLE_CBMEM
 223         bool "Send console output to a CBMEM buffer"
 224         default y
 225         help
 226           Enable this to save the console output in a CBMEM buffer. This would
 227           allow to see coreboot console output from Linux space.
 228
 229 if CONSOLE_CBMEM
 230
 231 config CONSOLE_CBMEM_BUFFER_SIZE
 232         hex "Room allocated for console output in CBMEM"
 233         default 0x20000
 234         help
 235           Space allocated for console output storage in CBMEM. The default
 236           value (128K or 0x20000 bytes) is large enough to accommodate
 237           even the BIOS_SPEW level.
 238
 239 config CONSOLE_CBMEM_DUMP_TO_UART
 240         depends on !CONSOLE_SERIAL
 241         bool "Dump CBMEM console on resets"
 242         default n
 243         help
 244           Enable this to have CBMEM console buffer contents dumped on the
 245           serial output in case serial console is disabled and the device
 246           resets itself while trying to boot the payload.
 247
 248 endif
 249
 250 config CONSOLE_SPI_FLASH
 251         bool "SPI Flash console output"
 252         default n
 253         select BOOT_DEVICE_SPI_FLASH_RW_NOMMAP_EARLY if !COMMON_CBFS_SPI_WRAPPER
 254         help
 255           Send coreboot debug output to the SPI Flash in the FMAP CONSOLE area
 256
 257           This option can cause premature wear on the SPI flash and should not
 258           be used as a normal means of debugging. It is only to be enabled and
 259           used when porting a new motherboard which has no other console
 260           available (no UART, no POST, no cbmem access(non bootable)). Since
 261           a non bootable machine will require the use of an external SPI Flash
 262           programmer, the developer can grab the console log at the same time.
 263
 264           The flash console will not be erased on reboot, so once it is full,
 265           the flashconsole driver will stop writing to it. This is to avoid
 266           wear on the flash, and to avoid erasing sectors (which may freeze
 267           the SPI controller on skylake).
 268
 269           The 'CONSOLE' area can be extracted from the FMAP with :
 270           cbfstool rom.bin read -r CONSOLE -f console.log
 271
 272 config CONSOLE_SPI_FLASH_BUFFER_SIZE
 273         hex "Room allocated for console output in FMAP"
 274         default 0x20000
 275         depends on CONSOLE_SPI_FLASH
 276         help
 277           Space allocated for console output storage in FMAP. The default
 278           value (128K or 0x20000 bytes) is large enough to accommodate
 279           even the BIOS_SPEW level.
 280
 281 config CONSOLE_QEMU_DEBUGCON
 282         bool "QEMU debug console output"
 283         depends on CPU_QEMU_X86
 284         default y
 285         help
 286           Send coreboot debug output to QEMU's isa-debugcon device:
 287
 288           qemu-system-x86_64 \
 289             -chardev file,id=debugcon,path=/dir/file.log \
 290             -device isa-debugcon,iobase=0x402,chardev=debugcon
 291
 292 config CONSOLE_QEMU_DEBUGCON_PORT
 293         hex "QEMU debug console port"
 294         depends on CONSOLE_QEMU_DEBUGCON
 295         default 0x402
 296
 297 config SPI_CONSOLE
 298         bool "SPI debug console output"
 299         depends on HAVE_SPI_CONSOLE_SUPPORT && !DEBUG_SPI_FLASH
 300         help
 301           Enable support for the debug console on the Dediprog EM100Pro.
 302           This is currently working only in ramstage due to how the spi
 303           drivers are written.
 304
 305 config CONSOLE_OVERRIDE_LOGLEVEL
 306         bool
 307         help
 308           Set to "y" when the platform overrides the loglevel by providing
 309           a get_console_loglevel routine.
 310
 311 if !CONSOLE_OVERRIDE_LOGLEVEL
 312
 313 choice
 314         prompt "Default console log level"
 315         default DEFAULT_CONSOLE_LOGLEVEL_8 if CHROMEOS
 316         default DEFAULT_CONSOLE_LOGLEVEL_7
 317
 318 config DEFAULT_CONSOLE_LOGLEVEL_8
 319         bool "8: SPEW"
 320         help
 321           Way too many details.
 322 config DEFAULT_CONSOLE_LOGLEVEL_7
 323         bool "7: DEBUG"
 324         help
 325           Debug-level messages.
 326 config DEFAULT_CONSOLE_LOGLEVEL_6
 327         bool "6: INFO"
 328         help
 329           Informational messages.
 330 config DEFAULT_CONSOLE_LOGLEVEL_5
 331         bool "5: NOTICE"
 332         help
 333           Normal but significant conditions.
 334 config DEFAULT_CONSOLE_LOGLEVEL_4
 335         bool "4: WARNING"
 336         help
 337           Warning conditions.
 338 config DEFAULT_CONSOLE_LOGLEVEL_3
 339         bool "3: ERR"
 340         help
 341           Error conditions.
 342 config DEFAULT_CONSOLE_LOGLEVEL_2
 343         bool "2: CRIT"
 344         help
 345           Critical conditions.
 346 config DEFAULT_CONSOLE_LOGLEVEL_1
 347         bool "1: ALERT"
 348         help
 349           Action must be taken immediately.
 350 config DEFAULT_CONSOLE_LOGLEVEL_0
 351         bool "0: EMERG"
 352         help
 353           System is unusable.
 354
 355 endchoice
 356
 357 config DEFAULT_CONSOLE_LOGLEVEL
 358         int
 359         default 0 if DEFAULT_CONSOLE_LOGLEVEL_0
 360         default 1 if DEFAULT_CONSOLE_LOGLEVEL_1
 361         default 2 if DEFAULT_CONSOLE_LOGLEVEL_2
 362         default 3 if DEFAULT_CONSOLE_LOGLEVEL_3
 363         default 4 if DEFAULT_CONSOLE_LOGLEVEL_4
 364         default 5 if DEFAULT_CONSOLE_LOGLEVEL_5
 365         default 6 if DEFAULT_CONSOLE_LOGLEVEL_6
 366         default 7 if DEFAULT_CONSOLE_LOGLEVEL_7
 367         default 8 if DEFAULT_CONSOLE_LOGLEVEL_8
 368         help
 369           Map the log level config names to an integer.
 370
 371 endif
 372
 373 config NO_POST
 374         bool "Don't show any POST codes"
 375         default n
 376
 377 config CMOS_POST
 378         bool "Store post codes in CMOS for debugging"
 379         depends on !NO_POST && PC80_SYSTEM
 380         default n
 381         help
 382           If enabled, coreboot will store post codes in CMOS and switch between
 383           two offsets on each boot so the last post code in the previous boot
 384           can be retrieved.  This uses 3 bytes of CMOS.
 385
 386 config CMOS_POST_OFFSET
 387         hex "Offset into CMOS to store POST codes"
 388         depends on CMOS_POST
 389         default 0x0
 390         help
 391           If CMOS_POST is enabled then an offset into CMOS must be provided.
 392           If CONFIG_HAVE_OPTION_TABLE is enabled then it will use the value
 393           defined in the mainboard option table.
 394
 395 config CONSOLE_POST
 396         bool "Show POST codes on the debug console"
 397         depends on !NO_POST
 398         default n
 399         help
 400           If enabled, coreboot will additionally print POST codes (which are
 401           usually displayed using a so-called "POST card" ISA/PCI/PCI-E
 402           device) on the debug console.
 403
 404 config POST_DEVICE
 405         bool "Send POST codes to an external device"
 406         depends on !NO_POST
 407         default y
 408
 409 choice
 410         prompt "Device to send POST codes to"
 411         depends on POST_DEVICE
 412         default POST_DEVICE_LPC if DEFAULT_POST_ON_LPC
 413         default POST_DEVICE_NONE
 414
 415 config POST_DEVICE_NONE
 416         bool "None"
 417 config POST_DEVICE_LPC
 418         bool "LPC"
 419         depends on PCI
 420 config POST_DEVICE_PCI_PCIE
 421         bool "PCI/PCIe"
 422         depends on PCI
 423 endchoice
 424
 425 config DEFAULT_POST_ON_LPC
 426         bool
 427         default n
 428
 429 config POST_IO
 430         bool "Send POST codes to an IO port"
 431         depends on PC80_SYSTEM && !NO_POST
 432         default y
 433         help
 434           If enabled, POST codes will be written to an IO port.
 435
 436 config POST_IO_PORT
 437         depends on POST_IO
 438         hex "IO port for POST codes"
 439         default 0x80
 440         help
 441           POST codes on x86 are typically written to the LPC bus on port
 442           0x80. However, it may be desirable to change the port number
 443           depending on the presence of coprocessors/microcontrollers or if the
 444           platform does not support IO in the conventional x86 manner.
 445
 446 config NO_EARLY_BOOTBLOCK_POSTCODES
 447         def_bool n
 448         help
 449           Some chipsets require that the routing for the port 80h POST
 450           code be configured before any POST codes are sent out.
 451           This can be done in the boot block, but there are a couple of
 452           POST codes that go out before the chipset's bootblock initialization
 453           can happen.  This option suppresses those POST codes.
 454
 455 config HWBASE_DEBUG_CB
 456         bool
 457         default y if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 458         default n
 459
 460 config HWBASE_DEBUG_NULL
 461         def_bool y
 462         depends on !HWBASE_DEBUG_CB
 463
 464 endmenu