src/Kconfig

   1 ## SPDX-License-Identifier: GPL-2.0-only
   2
   3 mainmenu "coreboot configuration"
   4
   5 menu "General setup"
   6
   7 config COREBOOT_BUILD
   8         bool
   9         default y
  10
  11 config LOCALVERSION
  12         string "Local version string"
  13         help
  14           Append an extra string to the end of the coreboot version.
  15
  16           This can be useful if, for instance, you want to append the
  17           respective board's hostname or some other identifying string to
  18           the coreboot version number, so that you can easily distinguish
  19           boot logs of different boards from each other.
  20
  21 config CONFIGURABLE_CBFS_PREFIX
  22         bool
  23         help
  24           Select this to prompt to use to configure the prefix for cbfs files.
  25
  26 choice
  27         prompt "CBFS prefix to use"
  28         depends on CONFIGURABLE_CBFS_PREFIX
  29         default CBFS_PREFIX_FALLBACK
  30
  31 config CBFS_PREFIX_FALLBACK
  32         bool "fallback"
  33
  34 config CBFS_PREFIX_NORMAL
  35         bool "normal"
  36
  37 config CBFS_PREFIX_DIY
  38         bool "Define your own cbfs prefix"
  39
  40 endchoice
  41
  42 config CBFS_PREFIX
  43         string "CBFS prefix to use" if CBFS_PREFIX_DIY
  44         default "fallback" if !CONFIGURABLE_CBFS_PREFIX || CBFS_PREFIX_FALLBACK
  45         default "normal" if CBFS_PREFIX_NORMAL
  46         help
  47           Select the prefix to all files put into the image. It's "fallback"
  48           by default, "normal" is a common alternative.
  49
  50 choice
  51         prompt "Compiler to use"
  52         default COMPILER_GCC
  53         help
  54           This option allows you to select the compiler used for building
  55           coreboot.
  56           You must build the coreboot crosscompiler for the board that you
  57           have selected.
  58
  59           To build all the GCC crosscompilers (takes a LONG time), run:
  60             make crossgcc
  61
  62           For help on individual architectures, run the command:
  63             make help_toolchain
  64
  65 config COMPILER_GCC
  66         bool "GCC"
  67         help
  68           Use the GNU Compiler Collection (GCC) to build coreboot.
  69
  70           For details see http://gcc.gnu.org.
  71
  72 config COMPILER_LLVM_CLANG
  73         bool "LLVM/clang"
  74         depends on ALLOW_EXPERIMENTAL_CLANG || ARCH_SUPPORTS_CLANG
  75         help
  76           Use LLVM/clang to build coreboot.  To use this, you must build the
  77           coreboot version of the clang compiler.  Run the command
  78             make clang
  79           Note that Clang is not currently working on all architectures.
  80
  81           For details see http://clang.llvm.org.
  82
  83 endchoice
  84
  85 config ARCH_SUPPORTS_CLANG
  86         bool
  87         help
  88           Opt-in flag for architectures that generally work well with CLANG.
  89           By default the option would be hidden.
  90
  91 config ALLOW_EXPERIMENTAL_CLANG
  92         bool "Allow experimental LLVM/Clang"
  93         depends on !ARCH_SUPPORTS_CLANG
  94         help
  95           On some architectures CLANG does not work that well.
  96           Use this only to try to get CLANG working.
  97
  98 config ANY_TOOLCHAIN
  99         bool "Allow building with any toolchain"
 100         default n
 101         help
 102           Many toolchains break when building coreboot since it uses quite
 103           unusual linker features. Unless developers explicitly request it,
 104           we'll have to assume that they use their distro compiler by mistake.
 105           Make sure that using patched compilers is a conscious decision.
 106
 107 config CCACHE
 108         bool "Use ccache to speed up (re)compilation"
 109         default n
 110         help
 111           Enables the use of ccache for faster builds.
 112
 113           Requires the ccache utility in your system $PATH.
 114
 115           For details see https://ccache.samba.org.
 116
 117 config FMD_GENPARSER
 118         bool "Generate flashmap descriptor parser using flex and bison"
 119         default n
 120         help
 121           Enable this option if you are working on the flashmap descriptor
 122           parser and made changes to fmd_scanner.l or fmd_parser.y.
 123
 124           Otherwise, say N to use the provided pregenerated scanner/parser.
 125
 126 config UTIL_GENPARSER
 127         bool "Generate parsers for bincfg, sconfig and kconfig locally"
 128         default n
 129         help
 130           Enable this option if you are working on the sconfig device tree
 131           parser or bincfg and made changes to the .l or .y files.
 132
 133           Otherwise, say N to use the provided pregenerated scanner/parser.
 134
 135 choice
 136         prompt "Option backend to use"
 137         default USE_MAINBOARD_SPECIFIC_OPTION_BACKEND if HAVE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 138         default USE_OPTION_TABLE if NVRAMCUI_SECONDARY_PAYLOAD
 139
 140 config OPTION_BACKEND_NONE
 141         bool "None"
 142
 143 config USE_OPTION_TABLE
 144         bool "Use CMOS for configuration values"
 145         depends on HAVE_OPTION_TABLE
 146         help
 147           Enable this option if coreboot shall read options from the "CMOS"
 148           NVRAM instead of using hard-coded values.
 149
 150 config USE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 151         bool "Use mainboard-specific option backend"
 152         depends on HAVE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 153         help
 154           Use a mainboard-specific mechanism to access runtime-configurable
 155           options.
 156
 157 endchoice
 158
 159 config STATIC_OPTION_TABLE
 160         bool "Load default configuration values into CMOS on each boot"
 161         depends on USE_OPTION_TABLE
 162         help
 163           Enable this option to reset "CMOS" NVRAM values to default on
 164           every boot.  Use this if you want the NVRAM configuration to
 165           never be modified from its default values.
 166
 167 config COMPRESS_RAMSTAGE
 168         bool "Compress ramstage with LZMA"
 169         depends on HAVE_RAMSTAGE
 170         # Default value set at the end of the file
 171         help
 172           Compress ramstage to save memory in the flash image.
 173
 174 config COMPRESS_PRERAM_STAGES
 175         bool "Compress romstage and verstage with LZ4"
 176         depends on !ARCH_X86 && (HAVE_ROMSTAGE || HAVE_VERSTAGE)
 177         # Default value set at the end of the file
 178         help
 179           Compress romstage and (if it exists) verstage with LZ4 to save flash
 180           space and speed up boot, since the time for reading the image from SPI
 181           (and in the vboot case verifying it) is usually much greater than the
 182           time spent decompressing. Doesn't work for XIP stages (assume all
 183           ARCH_X86 for now) for obvious reasons.
 184
 185 config COMPRESS_BOOTBLOCK
 186         bool
 187         depends on HAVE_BOOTBLOCK
 188         help
 189           This option can be used to compress the bootblock with LZ4 and attach
 190           a small self-decompression stub to its front. This can drastically
 191           reduce boot time on platforms where the bootblock is loaded over a
 192           very slow connection and bootblock size trumps all other factors for
 193           speed. Since using this option usually requires changes to the
 194           SoC memlayout and possibly extra support code, it should not be
 195           user-selectable. (There's no real point in offering this to the user
 196           anyway... if it works and saves boot time, you would always want it.)
 197
 198 config INCLUDE_CONFIG_FILE
 199         bool "Include the coreboot .config file into the ROM image"
 200         # Default value set at the end of the file
 201         help
 202           Include the .config file that was used to compile coreboot
 203           in the (CBFS) ROM image. This is useful if you want to know which
 204           options were used to build a specific coreboot.rom image.
 205
 206           Saying Y here will increase the image size by 2-3KB.
 207
 208           You can use the following command to easily list the options:
 209
 210             grep -a CONFIG_ coreboot.rom
 211
 212           Alternatively, you can also use cbfstool to print the image
 213           contents (including the raw 'config' item we're looking for).
 214
 215           Example:
 216
 217             $ cbfstool coreboot.rom print
 218             coreboot.rom: 4096 kB, bootblocksize 1008, romsize 4194304,
 219                                                        offset 0x0
 220             Alignment: 64 bytes
 221
 222             Name                           Offset     Type         Size
 223             cmos_layout.bin                0x0        CMOS layout  1159
 224             fallback/romstage              0x4c0      stage        339756
 225             fallback/ramstage              0x53440    stage        186664
 226             fallback/payload               0x80dc0    payload      51526
 227             config                         0x8d740    raw          3324
 228             (empty)                        0x8e480    null         3610440
 229
 230 config COLLECT_TIMESTAMPS
 231         bool "Create a table of timestamps collected during boot"
 232         default y if ARCH_X86
 233         help
 234           Make coreboot create a table of timer-ID/timer-value pairs to
 235           allow measuring time spent at different phases of the boot process.
 236
 237 config TIMESTAMPS_ON_CONSOLE
 238         bool "Print the timestamp values on the console"
 239         default n
 240         depends on COLLECT_TIMESTAMPS
 241         help
 242           Print the timestamps to the debug console if enabled at level info.
 243
 244 config USE_BLOBS
 245         bool "Allow use of binary-only repository"
 246         default y
 247         help
 248           This draws in the blobs repository, which contains binary files that
 249           might be required for some chipsets or boards.
 250           This flag ensures that a "Free" option remains available for users.
 251
 252 config USE_AMD_BLOBS
 253         bool "Allow AMD blobs repository (with license agreement)"
 254         depends on USE_BLOBS
 255         help
 256           This draws in the amd_blobs repository, which contains binary files
 257           distributed by AMD, including VBIOS, PSP bootloaders, SMU firmwares,
 258           etc.  Selecting this item to download or clone the repo implies your
 259           agreement to the AMD license agreement.  A copy of the license text
 260           may be reviewed by reading Documentation/soc/amd/amdblobs_license.md,
 261           and your copy of the license is present in the repo once downloaded.
 262
 263           Note that for some products, omitting PSP, SMU images, or other items
 264           may result in a nonbooting coreboot.rom.
 265
 266 config USE_QC_BLOBS
 267         bool "Allow QC blobs repository (selecting this agrees to the license!)"
 268         depends on USE_BLOBS
 269         help
 270           This draws in the qc_blobs repository, which contains binary files
 271           distributed by Qualcomm that are required to build firmware for
 272           certain Qualcomm SoCs (including QcLib, QC-SEC, qtiseclib and QUP
 273           firmware). If you say Y here you are implicitly agreeing to the
 274           Qualcomm license agreement which can be found at:
 275           https://review.coreboot.org/cgit/qc_blobs.git/tree/LICENSE
 276
 277           *****************************************************
 278           PLEASE MAKE SURE YOU READ AND AGREE TO ALL TERMS IN
 279           ABOVE LICENSE AGREEMENT BEFORE SELECTING THIS OPTION!
 280           *****************************************************
 281
 282           Not selecting this option means certain Qualcomm SoCs and related
 283           mainboards cannot be built and will be hidden from the "Mainboards"
 284           section.
 285
 286 config COVERAGE
 287         bool "Code coverage support"
 288         depends on COMPILER_GCC
 289         help
 290           Add code coverage support for coreboot. This will store code
 291           coverage information in CBMEM for extraction from user space.
 292           If unsure, say N.
 293
 294 config UBSAN
 295         bool "Undefined behavior sanitizer support"
 296         default n
 297         help
 298           Instrument the code with checks for undefined behavior. If unsure,
 299           say N because it adds a small performance penalty and may abort
 300           on code that happens to work in spite of the UB.
 301
 302 config HAVE_ASAN_IN_ROMSTAGE
 303         bool
 304         default n
 305
 306 config ASAN_IN_ROMSTAGE
 307         bool
 308         default n
 309         help
 310           Enable address sanitizer in romstage for platform.
 311
 312 config HAVE_ASAN_IN_RAMSTAGE
 313         bool
 314         default n
 315
 316 config ASAN_IN_RAMSTAGE
 317         bool
 318         default n
 319         help
 320           Enable address sanitizer in ramstage for platform.
 321
 322 config ASAN
 323         bool "Address sanitizer support"
 324         default n
 325         select ASAN_IN_ROMSTAGE if HAVE_ASAN_IN_ROMSTAGE
 326         select ASAN_IN_RAMSTAGE if HAVE_ASAN_IN_RAMSTAGE
 327         depends on COMPILER_GCC
 328         help
 329           Enable address sanitizer - runtime memory debugger,
 330           designed to find out-of-bounds accesses and use-after-scope bugs.
 331
 332           This feature consumes up to 1/8 of available memory and brings about
 333           ~1.5x performance slowdown.
 334
 335           If unsure, say N.
 336
 337 if ASAN
 338         comment "Before using this feature, make sure that           "
 339         comment "asan_shadow_offset_callback patch is applied to GCC."
 340 endif
 341
 342 choice
 343         prompt "Stage Cache for ACPI S3 resume"
 344         default NO_STAGE_CACHE if !HAVE_ACPI_RESUME
 345         default TSEG_STAGE_CACHE if SMM_TSEG
 346
 347 config NO_STAGE_CACHE
 348         bool "Disabled"
 349         help
 350           Do not save any component in stage cache for resume path. On resume,
 351           all components would be read back from CBFS again.
 352
 353 config TSEG_STAGE_CACHE
 354         bool "TSEG"
 355         depends on SMM_TSEG
 356         help
 357           The option enables stage cache support for platform. Platform
 358           can stash copies of postcar, ramstage and raw runtime data
 359           inside SMM TSEG, to be restored on S3 resume path.
 360
 361 config CBMEM_STAGE_CACHE
 362         bool "CBMEM"
 363         depends on !SMM_TSEG
 364         help
 365           The option enables stage cache support for platform. Platform
 366           can stash copies of postcar, ramstage and raw runtime data
 367           inside CBMEM.
 368
 369           While the approach is faster than reloading stages from boot media
 370           it is also a possible attack scenario via which OS can possibly
 371           circumvent SMM locks and SPI write protections.
 372
 373           If unsure, select 'N'
 374
 375 endchoice
 376
 377 config UPDATE_IMAGE
 378         bool "Update existing coreboot.rom image"
 379         help
 380           If this option is enabled, no new coreboot.rom file
 381           is created. Instead it is expected that there already
 382           is a suitable file for further processing.
 383           The bootblock will not be modified.
 384
 385           If unsure, select 'N'
 386
 387 config BOOTSPLASH_IMAGE
 388         bool "Add a bootsplash image"
 389         help
 390           Select this option if you have a bootsplash image that you would
 391           like to add to your ROM.
 392
 393           This will only add the image to the ROM. To actually run it check
 394           options under 'Display' section.
 395
 396 config BOOTSPLASH_FILE
 397         string "Bootsplash path and filename"
 398         depends on BOOTSPLASH_IMAGE
 399         # Default value set at the end of the file
 400         help
 401           The path and filename of the file to use as graphical bootsplash
 402           screen. The file format has to be jpg.
 403
 404 config FW_CONFIG
 405         bool "Firmware Configuration Probing"
 406         default n
 407         help
 408           Enable support for probing devices with fw_config.  This is a simple
 409           bitmask broken into fields and options for probing.
 410
 411 config FW_CONFIG_SOURCE_CHROMEEC_CBI
 412         bool "Obtain Firmware Configuration value from Google Chrome EC CBI"
 413         depends on FW_CONFIG && EC_GOOGLE_CHROMEEC
 414         default n
 415         help
 416           This option tells coreboot to read the firmware configuration value
 417           from the Google Chrome Embedded Controller CBI interface.  This source
 418           is not tried if FW_CONFIG_SOURCE_CBFS is enabled and the value was
 419           found in CBFS.
 420
 421 config FW_CONFIG_SOURCE_CBFS
 422         bool "Obtain Firmware Configuration value from CBFS"
 423         depends on FW_CONFIG
 424         default n
 425         help
 426           With this option enabled coreboot will look for the 32bit firmware
 427           configuration value in CBFS at the selected prefix with the file name
 428           "fw_config".  This option will override other sources and allow the
 429           local image to preempt the mainboard selected source and can be used as
 430           FW_CONFIG_SOURCE_CHROMEEC_CBI fallback option.
 431
 432 config FW_CONFIG_SOURCE_VPD
 433         bool "Obtain Firmware Configuration value from VPD"
 434         depends on FW_CONFIG && VPD
 435         default n
 436         help
 437           With this option enabled coreboot will look for the 32bit firmware
 438           configuration value in VPD key name "fw_config".  This option will
 439           override other sources and allow the local image to preempt the mainboard
 440           selected source and can be used for other FW_CONFIG_SOURCEs fallback option.
 441
 442 config HAVE_RAMPAYLOAD
 443         bool
 444
 445 config RAMPAYLOAD
 446         bool "Enable coreboot flow without executing ramstage"
 447         default y if ARCH_X86
 448         depends on HAVE_RAMPAYLOAD
 449         help
 450           If this option is enabled, coreboot flow will skip ramstage
 451           loading and execution of ramstage to load payload.
 452
 453           Instead it is expected to load payload from postcar stage itself.
 454
 455           In this flow coreboot will perform basic x86 initialization
 456           (DRAM resource allocation), MTRR programming,
 457           Skip PCI enumeration logic and only allocate BAR for fixed devices
 458           (bootable devices, TPM over GSPI).
 459
 460 config HAVE_CONFIGURABLE_RAMSTAGE
 461         bool
 462
 463 config CONFIGURABLE_RAMSTAGE
 464         bool "Enable a configurable ramstage."
 465         default y if ARCH_X86
 466         depends on HAVE_CONFIGURABLE_RAMSTAGE
 467         help
 468           A configurable ramstage allows you to select which parts of the ramstage
 469           to run. Currently, we can only select a minimal PCI scanning step.
 470           The minimal PCI scanning will only check those parts that are enabled
 471           in the devicetree.cb. By convention none of those devices should be bridges.
 472
 473 config MINIMAL_PCI_SCANNING
 474         bool "Enable minimal PCI scanning"
 475         depends on CONFIGURABLE_RAMSTAGE && PCI
 476         help
 477           If this option is enabled, coreboot will scan only PCI devices
 478           marked as mandatory in devicetree.cb
 479 endmenu
 480
 481 menu "Mainboard"
 482
 483 source "src/mainboard/Kconfig"
 484
 485 config DEVICETREE
 486         string
 487         default "devicetree.cb"
 488         help
 489           This symbol allows mainboards to select a different file under their
 490           mainboard directory for the devicetree.cb file.  This allows the board
 491           variants that need different devicetrees to be in the same directory.
 492
 493           Examples: "devicetree.variant.cb"
 494                     "variant/devicetree.cb"
 495
 496 config OVERRIDE_DEVICETREE
 497         string
 498         default ""
 499         help
 500           This symbol allows variants to provide an override devicetree file to
 501           override the registers and/or add new devices on top of the ones
 502           provided by baseboard devicetree using CONFIG_DEVICETREE.
 503
 504           Examples: "devicetree.variant-override.cb"
 505                     "variant/devicetree-override.cb"
 506
 507 config FMDFILE
 508         string "fmap description file in fmd format"
 509         default "src/mainboard/\$(CONFIG_MAINBOARD_DIR)/chromeos.fmd" if CHROMEOS
 510         default ""
 511         help
 512           The build system creates a default FMAP from ROM_SIZE and CBFS_SIZE,
 513           but in some cases more complex setups are required.
 514           When an fmd is specified, it overrides the default format.
 515
 516 config CBFS_SIZE
 517         hex "Size of CBFS filesystem in ROM"
 518         depends on FMDFILE = ""
 519         # Default value set at the end of the file
 520         help
 521           This is the part of the ROM actually managed by CBFS, located at the
 522           end of the ROM (passed through cbfstool -o) on x86 and at at the start
 523           of the ROM (passed through cbfstool -s) everywhere else. It defaults
 524           to span the whole ROM on all but Intel systems that use an Intel Firmware
 525           Descriptor.  It can be overridden to make coreboot live alongside other
 526           components like ChromeOS's vboot/FMAP or Intel's IFD / ME / TXE
 527           binaries. This symbol should only be used to generate a default FMAP and
 528           is unused when a non-default fmd file is provided via CONFIG_FMDFILE.
 529
 530 endmenu
 531
 532 # load site-local kconfig to allow user specific defaults and overrides
 533 source "site-local/Kconfig"
 534
 535 config SYSTEM_TYPE_LAPTOP
 536         default n
 537         bool
 538
 539 config SYSTEM_TYPE_TABLET
 540         default n
 541         bool
 542
 543 config SYSTEM_TYPE_DETACHABLE
 544         default n
 545         bool
 546
 547 config SYSTEM_TYPE_CONVERTIBLE
 548         default n
 549         bool
 550
 551 config CBFS_AUTOGEN_ATTRIBUTES
 552         default n
 553         bool
 554         help
 555           If this option is selected, every file in cbfs which has a constraint
 556           regarding position or alignment will get an additional file attribute
 557           which describes this constraint.
 558
 559 menu "Chipset"
 560
 561 comment "SoC"
 562 source "src/soc/*/Kconfig"
 563 comment "CPU"
 564 source "src/cpu/Kconfig"
 565 comment "Northbridge"
 566 source "src/northbridge/*/*/Kconfig"
 567 source "src/northbridge/*/*/Kconfig.common"
 568 comment "Southbridge"
 569 source "src/southbridge/*/*/Kconfig"
 570 source "src/southbridge/*/*/Kconfig.common"
 571 comment "Super I/O"
 572 source "src/superio/*/*/Kconfig"
 573 comment "Embedded Controllers"
 574 source "src/ec/acpi/Kconfig"
 575 source "src/ec/*/*/Kconfig"
 576
 577 source "src/southbridge/intel/common/firmware/Kconfig"
 578 source "src/vendorcode/*/Kconfig"
 579
 580 source "src/arch/*/Kconfig"
 581
 582 config CHIPSET_DEVICETREE
 583         string
 584         default ""
 585         help
 586           This symbol allows a chipset to provide a set of default settings in
 587           a devicetree which are common to all mainboards. This may include
 588           devices (including alias names), chip drivers, register settings,
 589           and others. This path is relative to the src/ directory.
 590
 591           Example: "chipset.cb"
 592
 593 endmenu
 594
 595 source "src/device/Kconfig"
 596
 597 menu "Generic Drivers"
 598 source "src/drivers/*/Kconfig"
 599 source "src/drivers/*/*/Kconfig"
 600 source "src/drivers/*/*/*/Kconfig"
 601 source "src/commonlib/storage/Kconfig"
 602 endmenu
 603
 604 menu "Security"
 605
 606 source "src/security/Kconfig"
 607 source "src/vendorcode/eltan/security/Kconfig"
 608
 609 endmenu
 610
 611 source "src/acpi/Kconfig"
 612
 613 # This option is for the current boards/chipsets where SPI flash
 614 # is not the boot device. Currently nearly all boards/chipsets assume
 615 # SPI flash is the boot device.
 616 config BOOT_DEVICE_NOT_SPI_FLASH
 617         bool
 618         default n
 619
 620 config BOOT_DEVICE_SPI_FLASH
 621         bool
 622         default y if !BOOT_DEVICE_NOT_SPI_FLASH
 623         default n
 624
 625 config BOOT_DEVICE_MEMORY_MAPPED
 626         bool
 627         default y if ARCH_X86 && BOOT_DEVICE_SPI_FLASH
 628         default n
 629         help
 630           Inform system if SPI is memory-mapped or not.
 631
 632 config BOOT_DEVICE_SUPPORTS_WRITES
 633         bool
 634         default n
 635         help
 636           Indicate that the platform has writable boot device
 637           support.
 638
 639 config RTC
 640         bool
 641         default n
 642
 643 config HEAP_SIZE
 644         hex
 645         default 0x100000 if FLATTENED_DEVICE_TREE
 646         default 0x4000
 647
 648 config STACK_SIZE
 649         hex
 650         default 0x2000 if ARCH_X86
 651         default 0x0
 652
 653 config MAX_CPUS
 654         int
 655         default 1
 656
 657 source "src/console/Kconfig"
 658
 659 config HAVE_ACPI_RESUME
 660         bool
 661         default n
 662
 663 config DISABLE_ACPI_HIBERNATE
 664         bool
 665         default n
 666         help
 667           Removes S4 from the available sleepstates
 668
 669 config RESUME_PATH_SAME_AS_BOOT
 670         bool
 671         default y if ARCH_X86
 672         depends on HAVE_ACPI_RESUME
 673         help
 674           This option indicates that when a system resumes it takes the
 675           same path as a regular boot. e.g. an x86 system runs from the
 676           reset vector at 0xfffffff0 on both resume and warm/cold boot.
 677
 678 config NO_MONOTONIC_TIMER
 679         def_bool n
 680
 681 config HAVE_MONOTONIC_TIMER
 682         bool
 683         depends on !NO_MONOTONIC_TIMER
 684         default y
 685         help
 686          The board/chipset provides a monotonic timer.
 687
 688 config GENERIC_UDELAY
 689         bool
 690         depends on HAVE_MONOTONIC_TIMER
 691         default y if !ARCH_X86
 692         help
 693          The board/chipset uses a generic udelay function utilizing the
 694          monotonic timer.
 695
 696 config TIMER_QUEUE
 697         def_bool n
 698         depends on HAVE_MONOTONIC_TIMER
 699         help
 700           Provide a timer queue for performing time-based callbacks.
 701
 702 config COOP_MULTITASKING
 703         def_bool n
 704         select TIMER_QUEUE
 705         depends on ARCH_X86 && CPU_INFO_V2
 706         help
 707           Cooperative multitasking allows callbacks to be multiplexed on the
 708           main thread. With this enabled it allows for multiple execution paths
 709           to take place when they have udelay() calls within their code.
 710
 711 config NUM_THREADS
 712         int
 713         default 4
 714         depends on COOP_MULTITASKING
 715         help
 716           How many execution threads to cooperatively multitask with.
 717
 718 config HAVE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 719         bool
 720         help
 721           Selected by mainboards which implement a mainboard-specific mechanism
 722           to access the values for runtime-configurable options. For example, a
 723           custom BMC interface or an EEPROM with an externally-imposed layout.
 724
 725 config HAVE_OPTION_TABLE
 726         bool
 727         default n
 728         help
 729           This variable specifies whether a given board has a cmos.layout
 730           file containing NVRAM/CMOS bit definitions.
 731           It defaults to 'n' but can be selected in mainboard/*/Kconfig.
 732
 733 config CMOS_LAYOUT_FILE
 734         string
 735         default "src/mainboard/\$(MAINBOARDDIR)/cmos.layout"
 736         depends on HAVE_OPTION_TABLE
 737
 738 config PCI_IO_CFG_EXT
 739         bool
 740         default n
 741
 742 config IOAPIC
 743         bool
 744         default y if SMP
 745         default n
 746
 747 config USE_WATCHDOG_ON_BOOT
 748         bool
 749         default n
 750
 751 config GFXUMA
 752         bool
 753         default n
 754         help
 755           Enable Unified Memory Architecture for graphics.
 756
 757 config HAVE_MP_TABLE
 758         bool
 759         help
 760           This variable specifies whether a given board has MP table support.
 761           It is usually set in mainboard/*/Kconfig.
 762           Whether or not the MP table is actually generated by coreboot
 763           is configurable by the user via GENERATE_MP_TABLE.
 764
 765 config HAVE_PIRQ_TABLE
 766         bool
 767         help
 768           This variable specifies whether a given board has PIRQ table support.
 769           It is usually set in mainboard/*/Kconfig.
 770           Whether or not the PIRQ table is actually generated by coreboot
 771           is configurable by the user via GENERATE_PIRQ_TABLE.
 772
 773 config ACPI_NHLT
 774         bool
 775         default n
 776         help
 777           Build support for NHLT (non HD Audio) ACPI table generation.
 778
 779 #These Options are here to avoid "undefined" warnings.
 780 #The actual selection and help texts are in the following menu.
 781
 782 menu "System tables"
 783
 784 config GENERATE_MP_TABLE
 785         prompt "Generate an MP table" if HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 786         bool
 787         default HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 788         help
 789           Generate an MP table (conforming to the Intel MultiProcessor
 790           specification 1.4) for this board.
 791
 792           If unsure, say Y.
 793
 794 config GENERATE_PIRQ_TABLE
 795         prompt "Generate a PIRQ table" if HAVE_PIRQ_TABLE
 796         bool
 797         default HAVE_PIRQ_TABLE
 798         help
 799           Generate a PIRQ table for this board.
 800
 801           If unsure, say Y.
 802
 803 config GENERATE_SMBIOS_TABLES
 804         depends on ARCH_X86
 805         bool "Generate SMBIOS tables"
 806         default y
 807         help
 808           Generate SMBIOS tables for this board.
 809
 810           If unsure, say Y.
 811
 812 config SMBIOS_TYPE41_PROVIDED_BY_DEVTREE
 813         bool
 814         depends on ARCH_X86
 815         help
 816           If enabled, only generate SMBIOS Type 41 entries for PCI devices in
 817           the devicetree for which Type 41 information is provided, e.g. with
 818           the `smbios_dev_info` devicetree syntax. This is useful to manually
 819           assign specific instance IDs to onboard devices irrespective of the
 820           device traversal order. It is assumed that instance IDs for devices
 821           of the same class are unique.
 822           When disabled, coreboot autogenerates SMBIOS Type 41 entries for all
 823           appropriate PCI devices in the devicetree. Instance IDs are assigned
 824           successive numbers from a monotonically increasing counter, with one
 825           counter for each device class.
 826
 827 config SMBIOS_PROVIDED_BY_MOBO
 828         bool
 829         default n
 830
 831 config MAINBOARD_SERIAL_NUMBER
 832         prompt "SMBIOS Serial Number" if !SMBIOS_PROVIDED_BY_MOBO
 833         string
 834         depends on GENERATE_SMBIOS_TABLES
 835         default "123456789"
 836         help
 837           The Serial Number to store in SMBIOS structures.
 838
 839 config MAINBOARD_VERSION
 840         prompt "SMBIOS Version Number" if !SMBIOS_PROVIDED_BY_MOBO
 841         string
 842         depends on GENERATE_SMBIOS_TABLES
 843         default "1.0"
 844         help
 845           The Version Number to store in SMBIOS structures.
 846
 847 config MAINBOARD_SMBIOS_MANUFACTURER
 848         prompt "SMBIOS Manufacturer" if !SMBIOS_PROVIDED_BY_MOBO
 849         string
 850         depends on GENERATE_SMBIOS_TABLES
 851         default MAINBOARD_VENDOR
 852         help
 853           Override the default Manufacturer stored in SMBIOS structures.
 854
 855 config MAINBOARD_SMBIOS_PRODUCT_NAME
 856         prompt "SMBIOS Product name" if !SMBIOS_PROVIDED_BY_MOBO
 857         string
 858         depends on GENERATE_SMBIOS_TABLES
 859         default MAINBOARD_PART_NUMBER
 860         help
 861           Override the default Product name stored in SMBIOS structures.
 862
 863 config VPD_SMBIOS_VERSION
 864         bool "Populates SMBIOS type 0 version from the VPD_RO variable 'firmware_version'"
 865         default n
 866         depends on VPD && GENERATE_SMBIOS_TABLES
 867         help
 868           Selecting this option will read firmware_version from
 869           VPD_RO and override SMBIOS type 0 version. One special
 870           scenario of using this feature is to assign a BIOS version
 871           to a coreboot image without the need to rebuild from source.
 872
 873 endmenu
 874
 875 source "payloads/Kconfig"
 876
 877 menu "Debugging"
 878
 879 comment "CPU Debug Settings"
 880 source "src/cpu/*/Kconfig.debug_cpu"
 881
 882 comment "BLOB Debug Settings"
 883 source "src/drivers/intel/fsp*/Kconfig.debug_blob"
 884
 885 comment "General Debug Settings"
 886
 887 # TODO: Better help text and detailed instructions.
 888 config GDB_STUB
 889         bool "GDB debugging support"
 890         default n
 891         depends on DRIVERS_UART
 892         help
 893           If enabled, you will be able to set breakpoints for gdb debugging.
 894           See src/arch/x86/c_start.S for details.
 895
 896 config GDB_WAIT
 897         bool "Wait for a GDB connection in the ramstage"
 898         default n
 899         depends on GDB_STUB
 900         help
 901           If enabled, coreboot will wait for a GDB connection in the ramstage.
 902
 903
 904 config FATAL_ASSERTS
 905         bool "Halt when hitting a BUG() or assertion error"
 906         default n
 907         help
 908           If enabled, coreboot will call hlt() on a BUG() or failed ASSERT().
 909
 910 config HAVE_DEBUG_GPIO
 911         bool
 912
 913 config DEBUG_GPIO
 914         bool "Output verbose GPIO debug messages"
 915         depends on HAVE_DEBUG_GPIO
 916
 917 config DEBUG_CBFS
 918         bool "Output verbose CBFS debug messages"
 919         default n
 920         help
 921           This option enables additional CBFS related debug messages.
 922
 923 config HAVE_DEBUG_RAM_SETUP
 924         def_bool n
 925
 926 config DEBUG_RAM_SETUP
 927         bool "Output verbose RAM init debug messages"
 928         default n
 929         depends on HAVE_DEBUG_RAM_SETUP
 930         help
 931           This option enables additional RAM init related debug messages.
 932           It is recommended to enable this when debugging issues on your
 933           board which might be RAM init related.
 934
 935           Note: This option will increase the size of the coreboot image.
 936
 937           If unsure, say N.
 938
 939 config DEBUG_PIRQ
 940         bool "Check PIRQ table consistency"
 941         default n
 942         depends on GENERATE_PIRQ_TABLE
 943         help
 944           If unsure, say N.
 945
 946 config HAVE_DEBUG_SMBUS
 947         def_bool n
 948
 949 config DEBUG_SMBUS
 950         bool "Output verbose SMBus debug messages"
 951         default n
 952         depends on HAVE_DEBUG_SMBUS
 953         help
 954           This option enables additional SMBus (and SPD) debug messages.
 955
 956           Note: This option will increase the size of the coreboot image.
 957
 958           If unsure, say N.
 959
 960 config DEBUG_SMI
 961         bool "Output verbose SMI debug messages"
 962         default n
 963         depends on HAVE_SMI_HANDLER
 964         select SPI_FLASH_SMM if EM100PRO_SPI_CONSOLE || CONSOLE_SPI_FLASH
 965         help
 966           This option enables additional SMI related debug messages.
 967
 968           Note: This option will increase the size of the coreboot image.
 969
 970           If unsure, say N.
 971
 972 config DEBUG_PERIODIC_SMI
 973         bool "Trigger SMI periodically"
 974         depends on DEBUG_SMI
 975
 976 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 977 # printk(BIOS_DEBUG, ...) calls.
 978 config DEBUG_MALLOC
 979         prompt "Output verbose malloc debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
 980         bool
 981         default n
 982         help
 983           This option enables additional malloc related debug messages.
 984
 985           Note: This option will increase the size of the coreboot image.
 986
 987           If unsure, say N.
 988
 989 # Only visible if DEBUG_SPEW (8) is set.
 990 config DEBUG_RESOURCES
 991         bool "Output verbose PCI MEM and IO resource debug messages" if DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
 992         default n
 993         help
 994           This option enables additional PCI memory and IO debug messages.
 995           Note: This option will increase the size of the coreboot image.
 996           If unsure, say N.
 997
 998 config DEBUG_CONSOLE_INIT
 999         bool "Debug console initialisation code"
1000         default n
1001         help
1002           With this option printk()'s are attempted before console hardware
1003           initialisation has been completed. Your mileage may vary.
1004
1005           Typically you will need to modify source in console_hw_init() such
1006           that a working console appears before the one you want to debug.
1007
1008           If unsure, say N.
1009
1010 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
1011 # printk(BIOS_DEBUG, ...) calls.
1012 config REALMODE_DEBUG
1013         prompt "Enable debug messages for option ROM execution" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
1014         bool
1015         default n
1016         depends on PCI_OPTION_ROM_RUN_REALMODE
1017         help
1018           This option enables additional x86emu related debug messages.
1019
1020           Note: This option will increase the time to emulate a ROM.
1021
1022           If unsure, say N.
1023
1024 config X86EMU_DEBUG
1025         bool "Output verbose x86emu debug messages"
1026         default n
1027         depends on PCI_OPTION_ROM_RUN_YABEL
1028         help
1029           This option enables additional x86emu related debug messages.
1030
1031           Note: This option will increase the size of the coreboot image.
1032
1033           If unsure, say N.
1034
1035 config X86EMU_DEBUG_JMP
1036         bool "Trace JMP/RETF"
1037         default n
1038         depends on X86EMU_DEBUG
1039         help
1040           Print information about JMP and RETF opcodes from x86emu.
1041
1042           Note: This option will increase the size of the coreboot image.
1043
1044           If unsure, say N.
1045
1046 config X86EMU_DEBUG_TRACE
1047         bool "Trace all opcodes"
1048         default n
1049         depends on X86EMU_DEBUG
1050         help
1051           Print _all_ opcodes that are executed by x86emu.
1052
1053           WARNING: This will produce a LOT of output and take a long time.
1054
1055           Note: This option will increase the size of the coreboot image.
1056
1057           If unsure, say N.
1058
1059 config X86EMU_DEBUG_PNP
1060         bool "Log Plug&Play accesses"
1061         default n
1062         depends on X86EMU_DEBUG
1063         help
1064           Print Plug And Play accesses made by option ROMs.
1065
1066           Note: This option will increase the size of the coreboot image.
1067
1068           If unsure, say N.
1069
1070 config X86EMU_DEBUG_DISK
1071         bool "Log Disk I/O"
1072         default n
1073         depends on X86EMU_DEBUG
1074         help
1075           Print Disk I/O related messages.
1076
1077           Note: This option will increase the size of the coreboot image.
1078
1079           If unsure, say N.
1080
1081 config X86EMU_DEBUG_PMM
1082         bool "Log PMM"
1083         default n
1084         depends on X86EMU_DEBUG
1085         help
1086           Print messages related to POST Memory Manager (PMM).
1087
1088           Note: This option will increase the size of the coreboot image.
1089
1090           If unsure, say N.
1091
1092
1093 config X86EMU_DEBUG_VBE
1094         bool "Debug VESA BIOS Extensions"
1095         default n
1096         depends on X86EMU_DEBUG
1097         help
1098           Print messages related to VESA BIOS Extension (VBE) functions.
1099
1100           Note: This option will increase the size of the coreboot image.
1101
1102           If unsure, say N.
1103
1104 config X86EMU_DEBUG_INT10
1105         bool "Redirect INT10 output to console"
1106         default n
1107         depends on X86EMU_DEBUG
1108         help
1109           Let INT10 (i.e. character output) calls print messages to debug output.
1110
1111           Note: This option will increase the size of the coreboot image.
1112
1113           If unsure, say N.
1114
1115 config X86EMU_DEBUG_INTERRUPTS
1116         bool "Log intXX calls"
1117         default n
1118         depends on X86EMU_DEBUG
1119         help
1120           Print messages related to interrupt handling.
1121
1122           Note: This option will increase the size of the coreboot image.
1123
1124           If unsure, say N.
1125
1126 config X86EMU_DEBUG_CHECK_VMEM_ACCESS
1127         bool "Log special memory accesses"
1128         default n
1129         depends on X86EMU_DEBUG
1130         help
1131           Print messages related to accesses to certain areas of the virtual
1132           memory (e.g. BDA (BIOS Data Area) or interrupt vectors)
1133
1134           Note: This option will increase the size of the coreboot image.
1135
1136           If unsure, say N.
1137
1138 config X86EMU_DEBUG_MEM
1139         bool "Log all memory accesses"
1140         default n
1141         depends on X86EMU_DEBUG
1142         help
1143           Print memory accesses made by option ROM.
1144           Note: This also includes accesses to fetch instructions.
1145
1146           Note: This option will increase the size of the coreboot image.
1147
1148           If unsure, say N.
1149
1150 config X86EMU_DEBUG_IO
1151         bool "Log IO accesses"
1152         default n
1153         depends on X86EMU_DEBUG
1154         help
1155           Print I/O accesses made by option ROM.
1156
1157           Note: This option will increase the size of the coreboot image.
1158
1159           If unsure, say N.
1160
1161 config X86EMU_DEBUG_TIMINGS
1162         bool "Output timing information"
1163         default n
1164         depends on X86EMU_DEBUG && HAVE_MONOTONIC_TIMER
1165         help
1166           Print timing information needed by i915tool.
1167
1168           If unsure, say N.
1169
1170 config DEBUG_SPI_FLASH
1171         bool "Output verbose SPI flash debug messages"
1172         default n
1173         depends on SPI_FLASH
1174         help
1175           This option enables additional SPI flash related debug messages.
1176
1177 config DEBUG_IPMI
1178         bool "Output verbose IPMI debug messages"
1179         default n
1180         depends on IPMI_KCS
1181         help
1182           This option enables additional IPMI related debug messages.
1183
1184 if SOUTHBRIDGE_INTEL_BD82X6X && DEFAULT_CONSOLE_LOGLEVEL_8
1185 # Only visible with the right southbridge and loglevel.
1186 config DEBUG_INTEL_ME
1187         bool "Verbose logging for Intel Management Engine"
1188         default n
1189         help
1190           Enable verbose logging for Intel Management Engine driver that
1191           is present on Intel 6-series chipsets.
1192 endif
1193
1194 config DEBUG_FUNC
1195         bool "Enable function entry and exit reporting macros" if DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
1196         default n
1197         help
1198           This option enables additional function entry and exit debug messages
1199           for select functions.
1200           Note: This option will increase the size of the coreboot image.
1201           If unsure, say N.
1202
1203 config DEBUG_COVERAGE
1204         bool "Debug code coverage"
1205         default n
1206         depends on COVERAGE
1207         help
1208           If enabled, the code coverage hooks in coreboot will output some
1209           information about the coverage data that is dumped.
1210
1211 config DEBUG_BOOT_STATE
1212         bool "Debug boot state machine"
1213         default n
1214         help
1215           Control debugging of the boot state machine.  When selected displays
1216           the state boundaries in ramstage.
1217
1218 config DEBUG_ADA_CODE
1219         bool "Compile debug code in Ada sources"
1220         default n
1221         help
1222           Add the compiler switch `-gnata` to compile code guarded by
1223           `pragma Debug`.
1224
1225 config HAVE_EM100_SUPPORT
1226         bool
1227         help
1228           This is enabled by platforms which can support using the EM100.
1229
1230 config EM100
1231         bool "Configure image for EM100 usage"
1232         depends on HAVE_EM100_SUPPORT
1233         help
1234           The Dediprog EM100 SPI emulator allows fast loading of new SPI images
1235           over USB. However it only supports a maximum SPI clock of 20MHz and
1236           single data output. Enable this option to use a 20MHz SPI clock and
1237           disable "Dual Output Fast Read" Support.
1238
1239           On AMD platforms this changes the SPI speed at run-time if the
1240           mainboard code supports this. On supported Intel platforms this works
1241           by changing the settings in the descriptor.bin file.
1242
1243 endmenu
1244
1245 ###############################################################################
1246 # Set variables with no prompt - these can be set anywhere, and putting at
1247 # the end of this file gives the most flexibility.
1248
1249 source "src/lib/Kconfig"
1250
1251 config WARNINGS_ARE_ERRORS
1252         bool
1253         default y
1254
1255 # The four POWER_BUTTON_DEFAULT_ENABLE, POWER_BUTTON_DEFAULT_DISABLE,
1256 # POWER_BUTTON_FORCE_ENABLE and POWER_BUTTON_FORCE_DISABLE options are
1257 # mutually exclusive. One of these options must be selected in the
1258 # mainboard Kconfig if the chipset supports enabling and disabling of
1259 # the power button. Chipset code uses the ENABLE_POWER_BUTTON option set
1260 # in mainboard/Kconfig to know if the button should be enabled or not.
1261
1262 config POWER_BUTTON_DEFAULT_ENABLE
1263         def_bool n
1264         help
1265           Select when the board has a power button which can optionally be
1266           disabled by the user.
1267
1268 config POWER_BUTTON_DEFAULT_DISABLE
1269         def_bool n
1270         help
1271           Select when the board has a power button which can optionally be
1272           enabled by the user, e.g. when the board ships with a jumper over
1273           the power switch contacts.
1274
1275 config POWER_BUTTON_FORCE_ENABLE
1276         def_bool n
1277         help
1278           Select when the board requires that the power button is always
1279           enabled.
1280
1281 config POWER_BUTTON_FORCE_DISABLE
1282         def_bool n
1283         help
1284           Select when the board requires that the power button is always
1285           disabled, e.g. when it has been hardwired to ground.
1286
1287 config POWER_BUTTON_IS_OPTIONAL
1288         bool
1289         default y if POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE
1290         default n if !(POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE)
1291         help
1292           Internal option that controls ENABLE_POWER_BUTTON visibility.
1293
1294 config REG_SCRIPT
1295         bool
1296         default n
1297         help
1298           Internal option that controls whether we compile in register scripts.
1299
1300 config MAX_REBOOT_CNT
1301         int
1302         default 3
1303         help
1304           Internal option that sets the maximum number of bootblock executions allowed
1305           with the normal image enabled before assuming the normal image is defective
1306           and switching to the fallback image.
1307
1308 config UNCOMPRESSED_RAMSTAGE
1309         bool
1310
1311 config NO_XIP_EARLY_STAGES
1312         bool
1313         default n if ARCH_X86
1314         default y
1315         help
1316           Identify if early stages are eXecute-In-Place(XIP).
1317
1318 config EARLY_CBMEM_LIST
1319         bool
1320         default n
1321         help
1322           Enable display of CBMEM during romstage and postcar.
1323
1324 config RELOCATABLE_MODULES
1325         bool
1326         help
1327           If RELOCATABLE_MODULES is selected then support is enabled for
1328           building relocatable modules in the RAM stage. Those modules can be
1329           loaded anywhere and all the relocations are handled automatically.
1330
1331 config GENERIC_GPIO_LIB
1332         bool
1333         help
1334           If enabled, compile the generic GPIO library. A "generic" GPIO
1335           implies configurability usually found on SoCs, particularly the
1336           ability to control internal pull resistors.
1337
1338 config BOOTBLOCK_CUSTOM
1339         # To be selected by arch, SoC or mainboard if it does not want use the normal
1340         # src/lib/bootblock.c#main() C entry point.
1341         bool
1342
1343 config BOOTBLOCK_IN_CBFS
1344         bool
1345         default y if ARCH_X86
1346         help
1347           Select this on platforms that have a top aligned bootblock inside cbfs.
1348
1349 config MEMLAYOUT_LD_FILE
1350         string
1351         default "src/mainboard/\$(CONFIG_MAINBOARD_DIR)/memlayout.ld"
1352         help
1353           This variable allows SoC/mainboard to supply in a custom linker file
1354           if required. This determines the linker file used for all the stages
1355           (bootblock, romstage, verstage, ramstage, postcar) in
1356           src/arch/${ARCH}/Makefile.inc.
1357
1358 ###############################################################################
1359 # Set default values for symbols created before mainboards.  This allows the
1360 # option to be displayed in the general menu, but the default to be loaded in
1361 # the mainboard if desired.
1362 config COMPRESS_RAMSTAGE
1363         default y if !UNCOMPRESSED_RAMSTAGE
1364
1365 config COMPRESS_PRERAM_STAGES
1366         depends on !ARCH_X86
1367         default y
1368
1369 config INCLUDE_CONFIG_FILE
1370         default y
1371
1372 config BOOTSPLASH_FILE
1373         depends on BOOTSPLASH_IMAGE
1374         default "bootsplash.jpg"
1375
1376 config CBFS_SIZE
1377         default ROM_SIZE
1378
1379 config HAVE_BOOTBLOCK
1380         bool
1381         default y
1382
1383 config HAVE_VERSTAGE
1384         bool
1385         depends on VBOOT_SEPARATE_VERSTAGE
1386         default y
1387
1388 config HAVE_ROMSTAGE
1389         bool
1390         default y
1391
1392 config HAVE_RAMSTAGE
1393         bool
1394         default n if RAMPAYLOAD
1395         default y