src/Kconfig

   1 ## SPDX-License-Identifier: GPL-2.0-only
   2
   3 mainmenu "coreboot configuration"
   4
   5 menu "General setup"
   6
   7 config COREBOOT_BUILD
   8         bool
   9         default y
  10
  11 config LOCALVERSION
  12         string "Local version string"
  13         help
  14           Append an extra string to the end of the coreboot version.
  15
  16           This can be useful if, for instance, you want to append the
  17           respective board's hostname or some other identifying string to
  18           the coreboot version number, so that you can easily distinguish
  19           boot logs of different boards from each other.
  20
  21 config CONFIGURABLE_CBFS_PREFIX
  22         bool
  23         help
  24           Select this to prompt to use to configure the prefix for cbfs files.
  25
  26 choice
  27         prompt "CBFS prefix to use"
  28         depends on CONFIGURABLE_CBFS_PREFIX
  29         default CBFS_PREFIX_FALLBACK
  30
  31 config CBFS_PREFIX_FALLBACK
  32         bool "fallback"
  33
  34 config CBFS_PREFIX_NORMAL
  35         bool "normal"
  36
  37 config CBFS_PREFIX_DIY
  38         bool "Define your own cbfs prefix"
  39
  40 endchoice
  41
  42 config CBFS_PREFIX
  43         string "CBFS prefix to use" if CBFS_PREFIX_DIY
  44         default "fallback" if !CONFIGURABLE_CBFS_PREFIX || CBFS_PREFIX_FALLBACK
  45         default "normal" if CBFS_PREFIX_NORMAL
  46         help
  47           Select the prefix to all files put into the image. It's "fallback"
  48           by default, "normal" is a common alternative.
  49
  50 choice
  51         prompt "Compiler to use"
  52         default COMPILER_GCC
  53         help
  54           This option allows you to select the compiler used for building
  55           coreboot.
  56           You must build the coreboot crosscompiler for the board that you
  57           have selected.
  58
  59           To build all the GCC crosscompilers (takes a LONG time), run:
  60             make crossgcc
  61
  62           For help on individual architectures, run the command:
  63             make help_toolchain
  64
  65 config COMPILER_GCC
  66         bool "GCC"
  67         help
  68           Use the GNU Compiler Collection (GCC) to build coreboot.
  69
  70           For details see http://gcc.gnu.org.
  71
  72 config COMPILER_LLVM_CLANG
  73         bool "LLVM/clang (TESTING ONLY - Not currently working)"
  74         help
  75           Use LLVM/clang to build coreboot.  To use this, you must build the
  76           coreboot version of the clang compiler.  Run the command
  77             make clang
  78           Note that this option is not currently working correctly and should
  79           really only be selected if you're trying to work on getting clang
  80           operational.
  81
  82           For details see http://clang.llvm.org.
  83
  84 endchoice
  85
  86 config ANY_TOOLCHAIN
  87         bool "Allow building with any toolchain"
  88         default n
  89         help
  90           Many toolchains break when building coreboot since it uses quite
  91           unusual linker features. Unless developers explicitely request it,
  92           we'll have to assume that they use their distro compiler by mistake.
  93           Make sure that using patched compilers is a conscious decision.
  94
  95 config CCACHE
  96         bool "Use ccache to speed up (re)compilation"
  97         default n
  98         help
  99           Enables the use of ccache for faster builds.
 100
 101           Requires the ccache utility in your system $PATH.
 102
 103           For details see https://ccache.samba.org.
 104
 105 config FMD_GENPARSER
 106         bool "Generate flashmap descriptor parser using flex and bison"
 107         default n
 108         help
 109           Enable this option if you are working on the flashmap descriptor
 110           parser and made changes to fmd_scanner.l or fmd_parser.y.
 111
 112           Otherwise, say N to use the provided pregenerated scanner/parser.
 113
 114 config UTIL_GENPARSER
 115         bool "Generate parsers for bincfg, sconfig and kconfig locally"
 116         default n
 117         help
 118           Enable this option if you are working on the sconfig device tree
 119           parser or bincfg and made changes to the .l or .y files.
 120
 121           Otherwise, say N to use the provided pregenerated scanner/parser.
 122
 123 choice
 124         prompt "Option backend to use"
 125         default USE_MAINBOARD_SPECIFIC_OPTION_BACKEND if HAVE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 126         default USE_OPTION_TABLE if NVRAMCUI_SECONDARY_PAYLOAD
 127
 128 config OPTION_BACKEND_NONE
 129         bool "None"
 130
 131 config USE_OPTION_TABLE
 132         bool "Use CMOS for configuration values"
 133         depends on HAVE_OPTION_TABLE
 134         help
 135           Enable this option if coreboot shall read options from the "CMOS"
 136           NVRAM instead of using hard-coded values.
 137
 138 config USE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 139         bool "Use mainboard-specific option backend"
 140         depends on HAVE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 141         help
 142           Use a mainboard-specific mechanism to access runtime-configurable
 143           options.
 144
 145 endchoice
 146
 147 config STATIC_OPTION_TABLE
 148         bool "Load default configuration values into CMOS on each boot"
 149         depends on USE_OPTION_TABLE
 150         help
 151           Enable this option to reset "CMOS" NVRAM values to default on
 152           every boot.  Use this if you want the NVRAM configuration to
 153           never be modified from its default values.
 154
 155 config COMPRESS_RAMSTAGE
 156         bool "Compress ramstage with LZMA"
 157         depends on HAVE_RAMSTAGE
 158         # Default value set at the end of the file
 159         help
 160           Compress ramstage to save memory in the flash image.
 161
 162 config COMPRESS_PRERAM_STAGES
 163         bool "Compress romstage and verstage with LZ4"
 164         depends on !ARCH_X86 && (HAVE_ROMSTAGE || HAVE_VERSTAGE)
 165         # Default value set at the end of the file
 166         help
 167           Compress romstage and (if it exists) verstage with LZ4 to save flash
 168           space and speed up boot, since the time for reading the image from SPI
 169           (and in the vboot case verifying it) is usually much greater than the
 170           time spent decompressing. Doesn't work for XIP stages (assume all
 171           ARCH_X86 for now) for obvious reasons.
 172
 173 config COMPRESS_BOOTBLOCK
 174         bool
 175         depends on HAVE_BOOTBLOCK
 176         help
 177           This option can be used to compress the bootblock with LZ4 and attach
 178           a small self-decompression stub to its front. This can drastically
 179           reduce boot time on platforms where the bootblock is loaded over a
 180           very slow connection and bootblock size trumps all other factors for
 181           speed. Since using this option usually requires changes to the
 182           SoC memlayout and possibly extra support code, it should not be
 183           user-selectable. (There's no real point in offering this to the user
 184           anyway... if it works and saves boot time, you would always want it.)
 185
 186 config INCLUDE_CONFIG_FILE
 187         bool "Include the coreboot .config file into the ROM image"
 188         # Default value set at the end of the file
 189         help
 190           Include the .config file that was used to compile coreboot
 191           in the (CBFS) ROM image. This is useful if you want to know which
 192           options were used to build a specific coreboot.rom image.
 193
 194           Saying Y here will increase the image size by 2-3KB.
 195
 196           You can use the following command to easily list the options:
 197
 198             grep -a CONFIG_ coreboot.rom
 199
 200           Alternatively, you can also use cbfstool to print the image
 201           contents (including the raw 'config' item we're looking for).
 202
 203           Example:
 204
 205             $ cbfstool coreboot.rom print
 206             coreboot.rom: 4096 kB, bootblocksize 1008, romsize 4194304,
 207                                                        offset 0x0
 208             Alignment: 64 bytes
 209
 210             Name                           Offset     Type         Size
 211             cmos_layout.bin                0x0        CMOS layout  1159
 212             fallback/romstage              0x4c0      stage        339756
 213             fallback/ramstage              0x53440    stage        186664
 214             fallback/payload               0x80dc0    payload      51526
 215             config                         0x8d740    raw          3324
 216             (empty)                        0x8e480    null         3610440
 217
 218 config COLLECT_TIMESTAMPS
 219         bool "Create a table of timestamps collected during boot"
 220         default y if ARCH_X86
 221         help
 222           Make coreboot create a table of timer-ID/timer-value pairs to
 223           allow measuring time spent at different phases of the boot process.
 224
 225 config TIMESTAMPS_ON_CONSOLE
 226         bool "Print the timestamp values on the console"
 227         default n
 228         depends on COLLECT_TIMESTAMPS
 229         help
 230           Print the timestamps to the debug console if enabled at level info.
 231
 232 config USE_BLOBS
 233         bool "Allow use of binary-only repository"
 234         default y
 235         help
 236           This draws in the blobs repository, which contains binary files that
 237           might be required for some chipsets or boards.
 238           This flag ensures that a "Free" option remains available for users.
 239
 240 config USE_AMD_BLOBS
 241         bool "Allow AMD blobs repository (with license agreement)"
 242         depends on USE_BLOBS
 243         help
 244           This draws in the amd_blobs repository, which contains binary files
 245           distributed by AMD, including VBIOS, PSP bootloaders, SMU firmwares,
 246           etc.  Selecting this item to download or clone the repo implies your
 247           agreement to the AMD license agreement.  A copy of the license text
 248           may be reviewed by reading Documentation/soc/amd/amdblobs_license.md,
 249           and your copy of the license is present in the repo once downloaded.
 250
 251           Note that for some products, omitting PSP, SMU images, or other items
 252           may result in a nonbooting coreboot.rom.
 253
 254 config USE_QC_BLOBS
 255         bool "Allow QC blobs repository (selecting this agrees to the license!)"
 256         depends on USE_BLOBS
 257         help
 258           This draws in the qc_blobs repository, which contains binary files
 259           distributed by Qualcomm that are required to build firmware for
 260           certain Qualcomm SoCs (including QcLib, QC-SEC, qtiseclib and QUP
 261           firmware). If you say Y here you are implicitly agreeing to the
 262           Qualcomm license agreement which can be found at:
 263           https://review.coreboot.org/cgit/qc_blobs.git/tree/LICENSE
 264
 265           *****************************************************
 266           PLEASE MAKE SURE YOU READ AND AGREE TO ALL TERMS IN
 267           ABOVE LICENSE AGREEMENT BEFORE SELECTING THIS OPTION!
 268           *****************************************************
 269
 270           Not selecting this option means certain Qualcomm SoCs and related
 271           mainboards cannot be built and will be hidden from the "Mainboards"
 272           section.
 273
 274 config COVERAGE
 275         bool "Code coverage support"
 276         depends on COMPILER_GCC
 277         help
 278           Add code coverage support for coreboot. This will store code
 279           coverage information in CBMEM for extraction from user space.
 280           If unsure, say N.
 281
 282 config UBSAN
 283         bool "Undefined behavior sanitizer support"
 284         default n
 285         help
 286           Instrument the code with checks for undefined behavior. If unsure,
 287           say N because it adds a small performance penalty and may abort
 288           on code that happens to work in spite of the UB.
 289
 290 config HAVE_ASAN_IN_ROMSTAGE
 291         bool
 292         default n
 293
 294 config ASAN_IN_ROMSTAGE
 295         bool
 296         default n
 297         help
 298           Enable address sanitizer in romstage for platform.
 299
 300 config HAVE_ASAN_IN_RAMSTAGE
 301         bool
 302         default n
 303
 304 config ASAN_IN_RAMSTAGE
 305         bool
 306         default n
 307         help
 308           Enable address sanitizer in ramstage for platform.
 309
 310 config ASAN
 311         bool "Address sanitizer support"
 312         default n
 313         select ASAN_IN_ROMSTAGE if HAVE_ASAN_IN_ROMSTAGE
 314         select ASAN_IN_RAMSTAGE if HAVE_ASAN_IN_RAMSTAGE
 315         help
 316           Enable address sanitizer - runtime memory debugger,
 317           designed to find out-of-bounds accesses and use-after-scope bugs.
 318
 319           This feature consumes up to 1/8 of available memory and brings about
 320           ~1.5x performance slowdown.
 321
 322           If unsure, say N.
 323
 324 if ASAN
 325         comment "Before using this feature, make sure that           "
 326         comment "asan_shadow_offset_callback patch is applied to GCC."
 327 endif
 328
 329 choice
 330         prompt "Stage Cache for ACPI S3 resume"
 331         default NO_STAGE_CACHE if !HAVE_ACPI_RESUME
 332         default TSEG_STAGE_CACHE if SMM_TSEG
 333
 334 config NO_STAGE_CACHE
 335         bool "Disabled"
 336         help
 337           Do not save any component in stage cache for resume path. On resume,
 338           all components would be read back from CBFS again.
 339
 340 config TSEG_STAGE_CACHE
 341         bool "TSEG"
 342         depends on SMM_TSEG
 343         help
 344           The option enables stage cache support for platform. Platform
 345           can stash copies of postcar, ramstage and raw runtime data
 346           inside SMM TSEG, to be restored on S3 resume path.
 347
 348 config CBMEM_STAGE_CACHE
 349         bool "CBMEM"
 350         depends on !SMM_TSEG
 351         help
 352           The option enables stage cache support for platform. Platform
 353           can stash copies of postcar, ramstage and raw runtime data
 354           inside CBMEM.
 355
 356           While the approach is faster than reloading stages from boot media
 357           it is also a possible attack scenario via which OS can possibly
 358           circumvent SMM locks and SPI write protections.
 359
 360           If unsure, select 'N'
 361
 362 endchoice
 363
 364 config UPDATE_IMAGE
 365         bool "Update existing coreboot.rom image"
 366         help
 367           If this option is enabled, no new coreboot.rom file
 368           is created. Instead it is expected that there already
 369           is a suitable file for further processing.
 370           The bootblock will not be modified.
 371
 372           If unsure, select 'N'
 373
 374 config BOOTSPLASH_IMAGE
 375         bool "Add a bootsplash image"
 376         help
 377           Select this option if you have a bootsplash image that you would
 378           like to add to your ROM.
 379
 380           This will only add the image to the ROM. To actually run it check
 381           options under 'Display' section.
 382
 383 config BOOTSPLASH_FILE
 384         string "Bootsplash path and filename"
 385         depends on BOOTSPLASH_IMAGE
 386         # Default value set at the end of the file
 387         help
 388           The path and filename of the file to use as graphical bootsplash
 389           screen. The file format has to be jpg.
 390
 391 config FW_CONFIG
 392         bool "Firmware Configuration Probing"
 393         default n
 394         help
 395           Enable support for probing devices with fw_config.  This is a simple
 396           bitmask broken into fields and options for probing.
 397
 398 config FW_CONFIG_SOURCE_CHROMEEC_CBI
 399         bool "Obtain Firmware Configuration value from Google Chrome EC CBI"
 400         depends on FW_CONFIG && EC_GOOGLE_CHROMEEC
 401         default n
 402         help
 403           This option tells coreboot to read the firmware configuration value
 404           from the Google Chrome Embedded Controller CBI interface.  This source
 405           is not tried if FW_CONFIG_SOURCE_CBFS is enabled and the value was
 406           found in CBFS.
 407
 408 config FW_CONFIG_SOURCE_CBFS
 409         bool "Obtain Firmware Configuration value from CBFS"
 410         depends on FW_CONFIG
 411         default n
 412         help
 413           With this option enabled coreboot will look for the 32bit firmware
 414           configuration value in CBFS at the selected prefix with the file name
 415           "fw_config".  This option will override other sources and allow the
 416           local image to preempt the mainboard selected source and can be used as
 417           FW_CONFIG_SOURCE_CHROMEEC_CBI fallback option.
 418
 419 config FW_CONFIG_SOURCE_VPD
 420         bool "Obtain Firmware Configuration value from VPD"
 421         depends on FW_CONFIG && VPD
 422         default n
 423         help
 424           With this option enabled coreboot will look for the 32bit firmware
 425           configuration value in VPD key name "fw_config".  This option will
 426           override other sources and allow the local image to preempt the mainboard
 427           selected source and can be used for other FW_CONFIG_SOURCEs fallback option.
 428
 429 config HAVE_RAMPAYLOAD
 430         bool
 431
 432 config RAMPAYLOAD
 433         bool "Enable coreboot flow without executing ramstage"
 434         default y if ARCH_X86
 435         depends on HAVE_RAMPAYLOAD
 436         help
 437           If this option is enabled, coreboot flow will skip ramstage
 438           loading and execution of ramstage to load payload.
 439
 440           Instead it is expected to load payload from postcar stage itself.
 441
 442           In this flow coreboot will perform basic x86 initialization
 443           (DRAM resource allocation), MTRR programming,
 444           Skip PCI enumeration logic and only allocate BAR for fixed devices
 445           (bootable devices, TPM over GSPI).
 446
 447 config HAVE_CONFIGURABLE_RAMSTAGE
 448         bool
 449
 450 config CONFIGURABLE_RAMSTAGE
 451         bool "Enable a configurable ramstage."
 452         default y if ARCH_X86
 453         depends on HAVE_CONFIGURABLE_RAMSTAGE
 454         help
 455           A configurable ramstage allows you to select which parts of the ramstage
 456           to run. Currently, we can only select a minimal PCI scanning step.
 457           The minimal PCI scanning will only check those parts that are enabled
 458           in the devicetree.cb. By convention none of those devices should be bridges.
 459
 460 config MINIMAL_PCI_SCANNING
 461         bool "Enable minimal PCI scanning"
 462         depends on CONFIGURABLE_RAMSTAGE && PCI
 463         help
 464           If this option is enabled, coreboot will scan only PCI devices
 465           marked as mandatory in devicetree.cb
 466 endmenu
 467
 468 menu "Mainboard"
 469
 470 source "src/mainboard/Kconfig"
 471
 472 config DEVICETREE
 473         string
 474         default "devicetree.cb"
 475         help
 476           This symbol allows mainboards to select a different file under their
 477           mainboard directory for the devicetree.cb file.  This allows the board
 478           variants that need different devicetrees to be in the same directory.
 479
 480           Examples: "devicetree.variant.cb"
 481                     "variant/devicetree.cb"
 482
 483 config OVERRIDE_DEVICETREE
 484         string
 485         default ""
 486         help
 487           This symbol allows variants to provide an override devicetree file to
 488           override the registers and/or add new devices on top of the ones
 489           provided by baseboard devicetree using CONFIG_DEVICETREE.
 490
 491           Examples: "devicetree.variant-override.cb"
 492                     "variant/devicetree-override.cb"
 493
 494 config FMDFILE
 495         string "fmap description file in fmd format"
 496         default "src/mainboard/\$(CONFIG_MAINBOARD_DIR)/chromeos.fmd" if CHROMEOS
 497         default ""
 498         help
 499           The build system creates a default FMAP from ROM_SIZE and CBFS_SIZE,
 500           but in some cases more complex setups are required.
 501           When an fmd is specified, it overrides the default format.
 502
 503 config CBFS_SIZE
 504         hex "Size of CBFS filesystem in ROM"
 505         depends on FMDFILE = ""
 506         # Default value set at the end of the file
 507         help
 508           This is the part of the ROM actually managed by CBFS, located at the
 509           end of the ROM (passed through cbfstool -o) on x86 and at at the start
 510           of the ROM (passed through cbfstool -s) everywhere else. It defaults
 511           to span the whole ROM on all but Intel systems that use an Intel Firmware
 512           Descriptor.  It can be overridden to make coreboot live alongside other
 513           components like ChromeOS's vboot/FMAP or Intel's IFD / ME / TXE
 514           binaries. This symbol should only be used to generate a default FMAP and
 515           is unused when a non-default fmd file is provided via CONFIG_FMDFILE.
 516
 517 endmenu
 518
 519 # load site-local kconfig to allow user specific defaults and overrides
 520 source "site-local/Kconfig"
 521
 522 config SYSTEM_TYPE_LAPTOP
 523         default n
 524         bool
 525
 526 config SYSTEM_TYPE_TABLET
 527         default n
 528         bool
 529
 530 config SYSTEM_TYPE_DETACHABLE
 531         default n
 532         bool
 533
 534 config SYSTEM_TYPE_CONVERTIBLE
 535         default n
 536         bool
 537
 538 config CBFS_AUTOGEN_ATTRIBUTES
 539         default n
 540         bool
 541         help
 542           If this option is selected, every file in cbfs which has a constraint
 543           regarding position or alignment will get an additional file attribute
 544           which describes this constraint.
 545
 546 menu "Chipset"
 547
 548 comment "SoC"
 549 source "src/soc/*/Kconfig"
 550 comment "CPU"
 551 source "src/cpu/Kconfig"
 552 comment "Northbridge"
 553 source "src/northbridge/*/*/Kconfig"
 554 source "src/northbridge/*/*/Kconfig.common"
 555 comment "Southbridge"
 556 source "src/southbridge/*/*/Kconfig"
 557 source "src/southbridge/*/*/Kconfig.common"
 558 comment "Super I/O"
 559 source "src/superio/*/*/Kconfig"
 560 comment "Embedded Controllers"
 561 source "src/ec/acpi/Kconfig"
 562 source "src/ec/*/*/Kconfig"
 563
 564 source "src/southbridge/intel/common/firmware/Kconfig"
 565 source "src/vendorcode/*/Kconfig"
 566
 567 source "src/arch/*/Kconfig"
 568
 569 config CHIPSET_DEVICETREE
 570         string
 571         default ""
 572         help
 573           This symbol allows a chipset to provide a set of default settings in
 574           a devicetree which are common to all mainboards. This may include
 575           devices (including alias names), chip drivers, register settings,
 576           and others. This path is relative to the src/ directory.
 577
 578           Example: "chipset.cb"
 579
 580 endmenu
 581
 582 source "src/device/Kconfig"
 583
 584 menu "Generic Drivers"
 585 source "src/drivers/*/Kconfig"
 586 source "src/drivers/*/*/Kconfig"
 587 source "src/drivers/*/*/*/Kconfig"
 588 source "src/commonlib/storage/Kconfig"
 589 endmenu
 590
 591 menu "Security"
 592
 593 source "src/security/Kconfig"
 594 source "src/vendorcode/eltan/security/Kconfig"
 595
 596 endmenu
 597
 598 source "src/acpi/Kconfig"
 599
 600 # This option is for the current boards/chipsets where SPI flash
 601 # is not the boot device. Currently nearly all boards/chipsets assume
 602 # SPI flash is the boot device.
 603 config BOOT_DEVICE_NOT_SPI_FLASH
 604         bool
 605         default n
 606
 607 config BOOT_DEVICE_SPI_FLASH
 608         bool
 609         default y if !BOOT_DEVICE_NOT_SPI_FLASH
 610         default n
 611
 612 config BOOT_DEVICE_MEMORY_MAPPED
 613         bool
 614         default y if ARCH_X86 && BOOT_DEVICE_SPI_FLASH
 615         default n
 616         help
 617           Inform system if SPI is memory-mapped or not.
 618
 619 config BOOT_DEVICE_SUPPORTS_WRITES
 620         bool
 621         default n
 622         help
 623           Indicate that the platform has writable boot device
 624           support.
 625
 626 config RTC
 627         bool
 628         default n
 629
 630 config HEAP_SIZE
 631         hex
 632         default 0x100000 if FLATTENED_DEVICE_TREE
 633         default 0x4000
 634
 635 config STACK_SIZE
 636         hex
 637         default 0x1000 if ARCH_X86
 638         default 0x0
 639
 640 config MAX_CPUS
 641         int
 642         default 1
 643
 644 source "src/console/Kconfig"
 645
 646 config HAVE_ACPI_RESUME
 647         bool
 648         default n
 649
 650 config DISABLE_ACPI_HIBERNATE
 651         bool
 652         default n
 653         help
 654           Removes S4 from the available sleepstates
 655
 656 config RESUME_PATH_SAME_AS_BOOT
 657         bool
 658         default y if ARCH_X86
 659         depends on HAVE_ACPI_RESUME
 660         help
 661           This option indicates that when a system resumes it takes the
 662           same path as a regular boot. e.g. an x86 system runs from the
 663           reset vector at 0xfffffff0 on both resume and warm/cold boot.
 664
 665 config NO_MONOTONIC_TIMER
 666         def_bool n
 667
 668 config HAVE_MONOTONIC_TIMER
 669         bool
 670         depends on !NO_MONOTONIC_TIMER
 671         default y
 672         help
 673          The board/chipset provides a monotonic timer.
 674
 675 config GENERIC_UDELAY
 676         bool
 677         depends on HAVE_MONOTONIC_TIMER
 678         default y if !ARCH_X86
 679         help
 680          The board/chipset uses a generic udelay function utilizing the
 681          monotonic timer.
 682
 683 config TIMER_QUEUE
 684         def_bool n
 685         depends on HAVE_MONOTONIC_TIMER
 686         help
 687           Provide a timer queue for performing time-based callbacks.
 688
 689 config COOP_MULTITASKING
 690         def_bool n
 691         select TIMER_QUEUE
 692         depends on ARCH_X86 && CPU_INFO_V2
 693         help
 694           Cooperative multitasking allows callbacks to be multiplexed on the
 695           main thread. With this enabled it allows for multiple execution paths
 696           to take place when they have udelay() calls within their code.
 697
 698 config NUM_THREADS
 699         int
 700         default 4
 701         depends on COOP_MULTITASKING
 702         help
 703           How many execution threads to cooperatively multitask with.
 704
 705 config HAVE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 706         bool
 707         help
 708           Selected by mainboards which implement a mainboard-specific mechanism
 709           to access the values for runtime-configurable options. For example, a
 710           custom BMC interface or an EEPROM with an externally-imposed layout.
 711
 712 config HAVE_OPTION_TABLE
 713         bool
 714         default n
 715         help
 716           This variable specifies whether a given board has a cmos.layout
 717           file containing NVRAM/CMOS bit definitions.
 718           It defaults to 'n' but can be selected in mainboard/*/Kconfig.
 719
 720 config CMOS_LAYOUT_FILE
 721         string
 722         default "src/mainboard/\$(MAINBOARDDIR)/cmos.layout"
 723         depends on HAVE_OPTION_TABLE
 724
 725 config PCI_IO_CFG_EXT
 726         bool
 727         default n
 728
 729 config IOAPIC
 730         bool
 731         default y if SMP
 732         default n
 733
 734 config USE_WATCHDOG_ON_BOOT
 735         bool
 736         default n
 737
 738 config GFXUMA
 739         bool
 740         default n
 741         help
 742           Enable Unified Memory Architecture for graphics.
 743
 744 config HAVE_MP_TABLE
 745         bool
 746         help
 747           This variable specifies whether a given board has MP table support.
 748           It is usually set in mainboard/*/Kconfig.
 749           Whether or not the MP table is actually generated by coreboot
 750           is configurable by the user via GENERATE_MP_TABLE.
 751
 752 config HAVE_PIRQ_TABLE
 753         bool
 754         help
 755           This variable specifies whether a given board has PIRQ table support.
 756           It is usually set in mainboard/*/Kconfig.
 757           Whether or not the PIRQ table is actually generated by coreboot
 758           is configurable by the user via GENERATE_PIRQ_TABLE.
 759
 760 config ACPI_NHLT
 761         bool
 762         default n
 763         help
 764           Build support for NHLT (non HD Audio) ACPI table generation.
 765
 766 #These Options are here to avoid "undefined" warnings.
 767 #The actual selection and help texts are in the following menu.
 768
 769 menu "System tables"
 770
 771 config GENERATE_MP_TABLE
 772         prompt "Generate an MP table" if HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 773         bool
 774         default HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 775         help
 776           Generate an MP table (conforming to the Intel MultiProcessor
 777           specification 1.4) for this board.
 778
 779           If unsure, say Y.
 780
 781 config GENERATE_PIRQ_TABLE
 782         prompt "Generate a PIRQ table" if HAVE_PIRQ_TABLE
 783         bool
 784         default HAVE_PIRQ_TABLE
 785         help
 786           Generate a PIRQ table for this board.
 787
 788           If unsure, say Y.
 789
 790 config GENERATE_SMBIOS_TABLES
 791         depends on ARCH_X86
 792         bool "Generate SMBIOS tables"
 793         default y
 794         help
 795           Generate SMBIOS tables for this board.
 796
 797           If unsure, say Y.
 798
 799 config SMBIOS_TYPE41_PROVIDED_BY_DEVTREE
 800         bool
 801         depends on ARCH_X86
 802         help
 803           If enabled, only generate SMBIOS Type 41 entries for PCI devices in
 804           the devicetree for which Type 41 information is provided, e.g. with
 805           the `smbios_dev_info` devicetree syntax. This is useful to manually
 806           assign specific instance IDs to onboard devices irrespective of the
 807           device traversal order. It is assumed that instance IDs for devices
 808           of the same class are unique.
 809           When disabled, coreboot autogenerates SMBIOS Type 41 entries for all
 810           appropriate PCI devices in the devicetree. Instance IDs are assigned
 811           successive numbers from a monotonically increasing counter, with one
 812           counter for each device class.
 813
 814 config SMBIOS_PROVIDED_BY_MOBO
 815         bool
 816         default n
 817
 818 config MAINBOARD_SERIAL_NUMBER
 819         prompt "SMBIOS Serial Number" if !SMBIOS_PROVIDED_BY_MOBO
 820         string
 821         depends on GENERATE_SMBIOS_TABLES
 822         default "123456789"
 823         help
 824           The Serial Number to store in SMBIOS structures.
 825
 826 config MAINBOARD_VERSION
 827         prompt "SMBIOS Version Number" if !SMBIOS_PROVIDED_BY_MOBO
 828         string
 829         depends on GENERATE_SMBIOS_TABLES
 830         default "1.0"
 831         help
 832           The Version Number to store in SMBIOS structures.
 833
 834 config MAINBOARD_SMBIOS_MANUFACTURER
 835         prompt "SMBIOS Manufacturer" if !SMBIOS_PROVIDED_BY_MOBO
 836         string
 837         depends on GENERATE_SMBIOS_TABLES
 838         default MAINBOARD_VENDOR
 839         help
 840           Override the default Manufacturer stored in SMBIOS structures.
 841
 842 config MAINBOARD_SMBIOS_PRODUCT_NAME
 843         prompt "SMBIOS Product name" if !SMBIOS_PROVIDED_BY_MOBO
 844         string
 845         depends on GENERATE_SMBIOS_TABLES
 846         default MAINBOARD_PART_NUMBER
 847         help
 848           Override the default Product name stored in SMBIOS structures.
 849
 850 config VPD_SMBIOS_VERSION
 851         bool "Populates SMBIOS type 0 version from the VPD_RO variable 'firmware_version'"
 852         default n
 853         depends on VPD && GENERATE_SMBIOS_TABLES
 854         help
 855           Selecting this option will read firmware_version from
 856           VPD_RO and override SMBIOS type 0 version. One special
 857           scenario of using this feature is to assign a BIOS version
 858           to a coreboot image without the need to rebuild from source.
 859
 860 endmenu
 861
 862 source "payloads/Kconfig"
 863
 864 menu "Debugging"
 865
 866 comment "CPU Debug Settings"
 867 source "src/cpu/*/Kconfig.debug_cpu"
 868
 869 comment "BLOB Debug Settings"
 870 source "src/drivers/intel/fsp*/Kconfig.debug_blob"
 871
 872 comment "General Debug Settings"
 873
 874 # TODO: Better help text and detailed instructions.
 875 config GDB_STUB
 876         bool "GDB debugging support"
 877         default n
 878         depends on DRIVERS_UART
 879         help
 880           If enabled, you will be able to set breakpoints for gdb debugging.
 881           See src/arch/x86/lib/c_start.S for details.
 882
 883 config GDB_WAIT
 884         bool "Wait for a GDB connection in the ramstage"
 885         default n
 886         depends on GDB_STUB
 887         help
 888           If enabled, coreboot will wait for a GDB connection in the ramstage.
 889
 890
 891 config FATAL_ASSERTS
 892         bool "Halt when hitting a BUG() or assertion error"
 893         default n
 894         help
 895           If enabled, coreboot will call hlt() on a BUG() or failed ASSERT().
 896
 897 config HAVE_DEBUG_GPIO
 898         bool
 899
 900 config DEBUG_GPIO
 901         bool "Output verbose GPIO debug messages"
 902         depends on HAVE_DEBUG_GPIO
 903
 904 config DEBUG_CBFS
 905         bool "Output verbose CBFS debug messages"
 906         default n
 907         help
 908           This option enables additional CBFS related debug messages.
 909
 910 config HAVE_DEBUG_RAM_SETUP
 911         def_bool n
 912
 913 config DEBUG_RAM_SETUP
 914         bool "Output verbose RAM init debug messages"
 915         default n
 916         depends on HAVE_DEBUG_RAM_SETUP
 917         help
 918           This option enables additional RAM init related debug messages.
 919           It is recommended to enable this when debugging issues on your
 920           board which might be RAM init related.
 921
 922           Note: This option will increase the size of the coreboot image.
 923
 924           If unsure, say N.
 925
 926 config DEBUG_PIRQ
 927         bool "Check PIRQ table consistency"
 928         default n
 929         depends on GENERATE_PIRQ_TABLE
 930         help
 931           If unsure, say N.
 932
 933 config HAVE_DEBUG_SMBUS
 934         def_bool n
 935
 936 config DEBUG_SMBUS
 937         bool "Output verbose SMBus debug messages"
 938         default n
 939         depends on HAVE_DEBUG_SMBUS
 940         help
 941           This option enables additional SMBus (and SPD) debug messages.
 942
 943           Note: This option will increase the size of the coreboot image.
 944
 945           If unsure, say N.
 946
 947 config DEBUG_SMI
 948         bool "Output verbose SMI debug messages"
 949         default n
 950         depends on HAVE_SMI_HANDLER
 951         select SPI_FLASH_SMM if EM100PRO_SPI_CONSOLE || CONSOLE_SPI_FLASH
 952         help
 953           This option enables additional SMI related debug messages.
 954
 955           Note: This option will increase the size of the coreboot image.
 956
 957           If unsure, say N.
 958
 959 config DEBUG_PERIODIC_SMI
 960         bool "Trigger SMI periodically"
 961         depends on DEBUG_SMI
 962
 963 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 964 # printk(BIOS_DEBUG, ...) calls.
 965 config DEBUG_MALLOC
 966         prompt "Output verbose malloc debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
 967         bool
 968         default n
 969         help
 970           This option enables additional malloc related debug messages.
 971
 972           Note: This option will increase the size of the coreboot image.
 973
 974           If unsure, say N.
 975
 976 # Only visible if DEBUG_SPEW (8) is set.
 977 config DEBUG_RESOURCES
 978         bool "Output verbose PCI MEM and IO resource debug messages" if DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
 979         default n
 980         help
 981           This option enables additional PCI memory and IO debug messages.
 982           Note: This option will increase the size of the coreboot image.
 983           If unsure, say N.
 984
 985 config DEBUG_CONSOLE_INIT
 986         bool "Debug console initialisation code"
 987         default n
 988         help
 989           With this option printk()'s are attempted before console hardware
 990           initialisation has been completed. Your mileage may vary.
 991
 992           Typically you will need to modify source in console_hw_init() such
 993           that a working console appears before the one you want to debug.
 994
 995           If unsure, say N.
 996
 997 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 998 # printk(BIOS_DEBUG, ...) calls.
 999 config REALMODE_DEBUG
1000         prompt "Enable debug messages for option ROM execution" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
1001         bool
1002         default n
1003         depends on PCI_OPTION_ROM_RUN_REALMODE
1004         help
1005           This option enables additional x86emu related debug messages.
1006
1007           Note: This option will increase the time to emulate a ROM.
1008
1009           If unsure, say N.
1010
1011 config X86EMU_DEBUG
1012         bool "Output verbose x86emu debug messages"
1013         default n
1014         depends on PCI_OPTION_ROM_RUN_YABEL
1015         help
1016           This option enables additional x86emu related debug messages.
1017
1018           Note: This option will increase the size of the coreboot image.
1019
1020           If unsure, say N.
1021
1022 config X86EMU_DEBUG_JMP
1023         bool "Trace JMP/RETF"
1024         default n
1025         depends on X86EMU_DEBUG
1026         help
1027           Print information about JMP and RETF opcodes from x86emu.
1028
1029           Note: This option will increase the size of the coreboot image.
1030
1031           If unsure, say N.
1032
1033 config X86EMU_DEBUG_TRACE
1034         bool "Trace all opcodes"
1035         default n
1036         depends on X86EMU_DEBUG
1037         help
1038           Print _all_ opcodes that are executed by x86emu.
1039
1040           WARNING: This will produce a LOT of output and take a long time.
1041
1042           Note: This option will increase the size of the coreboot image.
1043
1044           If unsure, say N.
1045
1046 config X86EMU_DEBUG_PNP
1047         bool "Log Plug&Play accesses"
1048         default n
1049         depends on X86EMU_DEBUG
1050         help
1051           Print Plug And Play accesses made by option ROMs.
1052
1053           Note: This option will increase the size of the coreboot image.
1054
1055           If unsure, say N.
1056
1057 config X86EMU_DEBUG_DISK
1058         bool "Log Disk I/O"
1059         default n
1060         depends on X86EMU_DEBUG
1061         help
1062           Print Disk I/O related messages.
1063
1064           Note: This option will increase the size of the coreboot image.
1065
1066           If unsure, say N.
1067
1068 config X86EMU_DEBUG_PMM
1069         bool "Log PMM"
1070         default n
1071         depends on X86EMU_DEBUG
1072         help
1073           Print messages related to POST Memory Manager (PMM).
1074
1075           Note: This option will increase the size of the coreboot image.
1076
1077           If unsure, say N.
1078
1079
1080 config X86EMU_DEBUG_VBE
1081         bool "Debug VESA BIOS Extensions"
1082         default n
1083         depends on X86EMU_DEBUG
1084         help
1085           Print messages related to VESA BIOS Extension (VBE) functions.
1086
1087           Note: This option will increase the size of the coreboot image.
1088
1089           If unsure, say N.
1090
1091 config X86EMU_DEBUG_INT10
1092         bool "Redirect INT10 output to console"
1093         default n
1094         depends on X86EMU_DEBUG
1095         help
1096           Let INT10 (i.e. character output) calls print messages to debug output.
1097
1098           Note: This option will increase the size of the coreboot image.
1099
1100           If unsure, say N.
1101
1102 config X86EMU_DEBUG_INTERRUPTS
1103         bool "Log intXX calls"
1104         default n
1105         depends on X86EMU_DEBUG
1106         help
1107           Print messages related to interrupt handling.
1108
1109           Note: This option will increase the size of the coreboot image.
1110
1111           If unsure, say N.
1112
1113 config X86EMU_DEBUG_CHECK_VMEM_ACCESS
1114         bool "Log special memory accesses"
1115         default n
1116         depends on X86EMU_DEBUG
1117         help
1118           Print messages related to accesses to certain areas of the virtual
1119           memory (e.g. BDA (BIOS Data Area) or interrupt vectors)
1120
1121           Note: This option will increase the size of the coreboot image.
1122
1123           If unsure, say N.
1124
1125 config X86EMU_DEBUG_MEM
1126         bool "Log all memory accesses"
1127         default n
1128         depends on X86EMU_DEBUG
1129         help
1130           Print memory accesses made by option ROM.
1131           Note: This also includes accesses to fetch instructions.
1132
1133           Note: This option will increase the size of the coreboot image.
1134
1135           If unsure, say N.
1136
1137 config X86EMU_DEBUG_IO
1138         bool "Log IO accesses"
1139         default n
1140         depends on X86EMU_DEBUG
1141         help
1142           Print I/O accesses made by option ROM.
1143
1144           Note: This option will increase the size of the coreboot image.
1145
1146           If unsure, say N.
1147
1148 config X86EMU_DEBUG_TIMINGS
1149         bool "Output timing information"
1150         default n
1151         depends on X86EMU_DEBUG && HAVE_MONOTONIC_TIMER
1152         help
1153           Print timing information needed by i915tool.
1154
1155           If unsure, say N.
1156
1157 config DEBUG_SPI_FLASH
1158         bool "Output verbose SPI flash debug messages"
1159         default n
1160         depends on SPI_FLASH
1161         help
1162           This option enables additional SPI flash related debug messages.
1163
1164 config DEBUG_IPMI
1165         bool "Output verbose IPMI debug messages"
1166         default n
1167         depends on IPMI_KCS
1168         help
1169           This option enables additional IPMI related debug messages.
1170
1171 if SOUTHBRIDGE_INTEL_BD82X6X && DEFAULT_CONSOLE_LOGLEVEL_8
1172 # Only visible with the right southbridge and loglevel.
1173 config DEBUG_INTEL_ME
1174         bool "Verbose logging for Intel Management Engine"
1175         default n
1176         help
1177           Enable verbose logging for Intel Management Engine driver that
1178           is present on Intel 6-series chipsets.
1179 endif
1180
1181 config DEBUG_FUNC
1182         bool "Enable function entry and exit reporting macros" if DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
1183         default n
1184         help
1185           This option enables additional function entry and exit debug messages
1186           for select functions.
1187           Note: This option will increase the size of the coreboot image.
1188           If unsure, say N.
1189
1190 config DEBUG_COVERAGE
1191         bool "Debug code coverage"
1192         default n
1193         depends on COVERAGE
1194         help
1195           If enabled, the code coverage hooks in coreboot will output some
1196           information about the coverage data that is dumped.
1197
1198 config DEBUG_BOOT_STATE
1199         bool "Debug boot state machine"
1200         default n
1201         help
1202           Control debugging of the boot state machine.  When selected displays
1203           the state boundaries in ramstage.
1204
1205 config DEBUG_ADA_CODE
1206         bool "Compile debug code in Ada sources"
1207         default n
1208         help
1209           Add the compiler switch `-gnata` to compile code guarded by
1210           `pragma Debug`.
1211
1212 config HAVE_EM100_SUPPORT
1213         bool "Platform can support the Dediprog EM100 SPI emulator"
1214         help
1215           This is enabled by platforms which can support using the EM100.
1216
1217 config EM100
1218         bool "Configure image for EM100 usage"
1219         depends on HAVE_EM100_SUPPORT
1220         help
1221           The Dediprog EM100 SPI emulator allows fast loading of new SPI images
1222           over USB. However it only supports a maximum SPI clock of 20MHz and
1223           single data output. Enable this option to use a 20MHz SPI clock and
1224           disable "Dual Output Fast Read" Support.
1225
1226           On AMD platforms this changes the SPI speed at run-time if the
1227           mainboard code supports this. On supported Intel platforms this works
1228           by changing the settings in the descriptor.bin file.
1229
1230 endmenu
1231
1232 ###############################################################################
1233 # Set variables with no prompt - these can be set anywhere, and putting at
1234 # the end of this file gives the most flexibility.
1235
1236 source "src/lib/Kconfig"
1237
1238 config WARNINGS_ARE_ERRORS
1239         bool
1240         default y
1241
1242 # The four POWER_BUTTON_DEFAULT_ENABLE, POWER_BUTTON_DEFAULT_DISABLE,
1243 # POWER_BUTTON_FORCE_ENABLE and POWER_BUTTON_FORCE_DISABLE options are
1244 # mutually exclusive. One of these options must be selected in the
1245 # mainboard Kconfig if the chipset supports enabling and disabling of
1246 # the power button. Chipset code uses the ENABLE_POWER_BUTTON option set
1247 # in mainboard/Kconfig to know if the button should be enabled or not.
1248
1249 config POWER_BUTTON_DEFAULT_ENABLE
1250         def_bool n
1251         help
1252           Select when the board has a power button which can optionally be
1253           disabled by the user.
1254
1255 config POWER_BUTTON_DEFAULT_DISABLE
1256         def_bool n
1257         help
1258           Select when the board has a power button which can optionally be
1259           enabled by the user, e.g. when the board ships with a jumper over
1260           the power switch contacts.
1261
1262 config POWER_BUTTON_FORCE_ENABLE
1263         def_bool n
1264         help
1265           Select when the board requires that the power button is always
1266           enabled.
1267
1268 config POWER_BUTTON_FORCE_DISABLE
1269         def_bool n
1270         help
1271           Select when the board requires that the power button is always
1272           disabled, e.g. when it has been hardwired to ground.
1273
1274 config POWER_BUTTON_IS_OPTIONAL
1275         bool
1276         default y if POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE
1277         default n if !(POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE)
1278         help
1279           Internal option that controls ENABLE_POWER_BUTTON visibility.
1280
1281 config REG_SCRIPT
1282         bool
1283         default n
1284         help
1285           Internal option that controls whether we compile in register scripts.
1286
1287 config MAX_REBOOT_CNT
1288         int
1289         default 3
1290         help
1291           Internal option that sets the maximum number of bootblock executions allowed
1292           with the normal image enabled before assuming the normal image is defective
1293           and switching to the fallback image.
1294
1295 config UNCOMPRESSED_RAMSTAGE
1296         bool
1297
1298 config NO_XIP_EARLY_STAGES
1299         bool
1300         default n if ARCH_X86
1301         default y
1302         help
1303           Identify if early stages are eXecute-In-Place(XIP).
1304
1305 config EARLY_CBMEM_LIST
1306         bool
1307         default n
1308         help
1309           Enable display of CBMEM during romstage and postcar.
1310
1311 config RELOCATABLE_MODULES
1312         bool
1313         help
1314           If RELOCATABLE_MODULES is selected then support is enabled for
1315           building relocatable modules in the RAM stage. Those modules can be
1316           loaded anywhere and all the relocations are handled automatically.
1317
1318 config GENERIC_GPIO_LIB
1319         bool
1320         help
1321           If enabled, compile the generic GPIO library. A "generic" GPIO
1322           implies configurability usually found on SoCs, particularly the
1323           ability to control internal pull resistors.
1324
1325 config BOOTBLOCK_CUSTOM
1326         # To be selected by arch, SoC or mainboard if it does not want use the normal
1327         # src/lib/bootblock.c#main() C entry point.
1328         bool
1329
1330 config MEMLAYOUT_LD_FILE
1331         string
1332         default "src/mainboard/\$(CONFIG_MAINBOARD_DIR)/memlayout.ld"
1333         help
1334           This variable allows SoC/mainboard to supply in a custom linker file
1335           if required. This determines the linker file used for all the stages
1336           (bootblock, romstage, verstage, ramstage, postcar) in
1337           src/arch/${ARCH}/Makefile.inc.
1338
1339 ###############################################################################
1340 # Set default values for symbols created before mainboards.  This allows the
1341 # option to be displayed in the general menu, but the default to be loaded in
1342 # the mainboard if desired.
1343 config COMPRESS_RAMSTAGE
1344         default y if !UNCOMPRESSED_RAMSTAGE
1345
1346 config COMPRESS_PRERAM_STAGES
1347         depends on !ARCH_X86
1348         default y
1349
1350 config INCLUDE_CONFIG_FILE
1351         default y
1352
1353 config BOOTSPLASH_FILE
1354         depends on BOOTSPLASH_IMAGE
1355         default "bootsplash.jpg"
1356
1357 config CBFS_SIZE
1358         default ROM_SIZE
1359
1360 config HAVE_BOOTBLOCK
1361         bool
1362         default y
1363
1364 config HAVE_VERSTAGE
1365         bool
1366         depends on VBOOT_SEPARATE_VERSTAGE
1367         default y
1368
1369 config HAVE_ROMSTAGE
1370         bool
1371         default y
1372
1373 config HAVE_RAMSTAGE
1374         bool
1375         default n if RAMPAYLOAD
1376         default y