soc/intel/common/pch: Select Kconfig for ITSS polarity configuration
[coreboot.git] / src / soc / intel / common / block / gpio / Kconfig
blobd229ea3e601b461007186308f68891e4dfedd8a4
1 config SOC_INTEL_COMMON_BLOCK_GPIO
2         bool
3         help
4           Intel Processor common GPIO support
6 config DEBUG_SOC_COMMON_BLOCK_GPIO
7         depends on SOC_INTEL_COMMON_BLOCK_GPIO
8         bool "Output verbose GPIO debug messages"
9         default n
10         help
11           This option enables GPIO debug messages
13 # Use to program Interrupt Polarity Control (IPCx) register
14 # Each bit represents IRQx Active High Polarity Disable configuration:
15 # when set to 1, the interrupt polarity associated with IRQx is inverted
16 # to appear as Active Low to IOAPIC and vice versa
17 config SOC_INTEL_COMMON_BLOCK_GPIO_ITSS_POL_CFG
18         depends on SOC_INTEL_COMMON_BLOCK_GPIO
19         bool
20         default n
22 # Used to configure Pad Tolerance as 1.8V or 3.3V
23 config SOC_INTEL_COMMON_BLOCK_GPIO_PADCFG_PADTOL
24         depends on SOC_INTEL_COMMON_BLOCK_GPIO
25         bool
26         default n
28 # Used to configure IOSSTATE and IOSTERM
29 config SOC_INTEL_COMMON_BLOCK_GPIO_IOSTANDBY
30         depends on SOC_INTEL_COMMON_BLOCK_GPIO
31         bool
32         default n
34 # Used to provide support for legacy macros
35 config SOC_INTEL_COMMON_BLOCK_GPIO_LEGACY_MACROS
36         depends on SOC_INTEL_COMMON_BLOCK_GPIO
37         bool
38         default n
40 # Indicate if multiple ACPI devices are used for each gpio community.
41 config SOC_INTEL_COMMON_BLOCK_GPIO_MULTI_ACPI_DEVICES
42         depends on SOC_INTEL_COMMON_BLOCK_GPIO
43         bool
44         default n