src/Kconfig

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2012 Alexandru Gagniuc <mr.nuke.me@gmail.com>
   5 ## Copyright (C) 2009-2010 coresystems GmbH
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; version 2 of the License.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16
  17 mainmenu "coreboot configuration"
  18
  19 menu "General setup"
  20
  21 config LOCALVERSION
  22         string "Local version string"
  23         help
  24           Append an extra string to the end of the coreboot version.
  25
  26           This can be useful if, for instance, you want to append the
  27           respective board's hostname or some other identifying string to
  28           the coreboot version number, so that you can easily distinguish
  29           boot logs of different boards from each other.
  30
  31 config CBFS_PREFIX
  32         string "CBFS prefix to use"
  33         default "fallback"
  34         help
  35           Select the prefix to all files put into the image. It's "fallback"
  36           by default, "normal" is a common alternative.
  37
  38 choice
  39         prompt "Compiler to use"
  40         default COMPILER_GCC
  41         help
  42           This option allows you to select the compiler used for building
  43           coreboot.
  44           You must build the coreboot crosscompiler for the board that you
  45           have selected.
  46
  47           To build all the GCC crosscompilers (takes a LONG time), run:
  48             make crossgcc
  49
  50           For help on individual architectures, run the command:
  51             make help_toolchain
  52
  53 config COMPILER_GCC
  54         bool "GCC"
  55         help
  56           Use the GNU Compiler Collection (GCC) to build coreboot.
  57
  58           For details see http://gcc.gnu.org.
  59
  60 config COMPILER_LLVM_CLANG
  61         bool "LLVM/clang (TESTING ONLY - Not currently working)"
  62         help
  63           Use LLVM/clang to build coreboot.  To use this, you must build the
  64           coreboot version of the clang compiler.  Run the command
  65             make clang
  66           Note that this option is not currently working correctly and should
  67           really only be selected if you're trying to work on getting clang
  68           operational.
  69
  70           For details see http://clang.llvm.org.
  71
  72 endchoice
  73
  74 config ANY_TOOLCHAIN
  75         bool "Allow building with any toolchain"
  76         default n
  77         depends on COMPILER_GCC
  78         help
  79           Many toolchains break when building coreboot since it uses quite
  80           unusual linker features. Unless developers explicitely request it,
  81           we'll have to assume that they use their distro compiler by mistake.
  82           Make sure that using patched compilers is a conscious decision.
  83
  84 config CCACHE
  85         bool "Use ccache to speed up (re)compilation"
  86         default n
  87         help
  88           Enables the use of ccache for faster builds.
  89
  90           Requires the ccache utility in your system $PATH.
  91
  92           For details see https://ccache.samba.org.
  93
  94 config FMD_GENPARSER
  95         bool "Generate flashmap descriptor parser using flex and bison"
  96         default n
  97         help
  98           Enable this option if you are working on the flashmap descriptor
  99           parser and made changes to fmd_scanner.l or fmd_parser.y.
 100
 101           Otherwise, say N to use the provided pregenerated scanner/parser.
 102
 103 config SCONFIG_GENPARSER
 104         bool "Generate SCONFIG parser using flex and bison"
 105         default n
 106         help
 107           Enable this option if you are working on the sconfig device tree
 108           parser and made changes to sconfig.l or sconfig.y.
 109
 110           Otherwise, say N to use the provided pregenerated scanner/parser.
 111
 112 config USE_OPTION_TABLE
 113         bool "Use CMOS for configuration values"
 114         default n
 115         depends on HAVE_OPTION_TABLE
 116         help
 117           Enable this option if coreboot shall read options from the "CMOS"
 118           NVRAM instead of using hard-coded values.
 119
 120 config STATIC_OPTION_TABLE
 121         bool "Load default configuration values into CMOS on each boot"
 122         default n
 123         depends on USE_OPTION_TABLE
 124         help
 125           Enable this option to reset "CMOS" NVRAM values to default on
 126           every boot.  Use this if you want the NVRAM configuration to
 127           never be modified from its default values.
 128
 129 config UNCOMPRESSED_RAMSTAGE
 130         bool
 131         default n
 132
 133 config COMPRESS_RAMSTAGE
 134         bool "Compress ramstage with LZMA"
 135         default y if !UNCOMPRESSED_RAMSTAGE
 136         default n
 137         help
 138           Compress ramstage to save memory in the flash image. Note
 139           that decompression might slow down booting if the boot flash
 140           is connected through a slow link (i.e. SPI).
 141
 142 config COMPRESS_PRERAM_STAGES
 143         bool "Compress romstage and verstage with LZ4"
 144         depends on !ARCH_X86
 145         default y
 146         help
 147           Compress romstage and (if it exists) verstage with LZ4 to save flash
 148           space and speed up boot, since the time for reading the image from SPI
 149           (and in the vboot case verifying it) is usually much greater than the
 150           time spent decompressing. Doesn't work for XIP stages (assume all
 151           ARCH_X86 for now) for obvious reasons.
 152
 153 config INCLUDE_CONFIG_FILE
 154         bool "Include the coreboot .config file into the ROM image"
 155         default y
 156         help
 157           Include the .config file that was used to compile coreboot
 158           in the (CBFS) ROM image. This is useful if you want to know which
 159           options were used to build a specific coreboot.rom image.
 160
 161           Saying Y here will increase the image size by 2-3KB.
 162
 163           You can use the following command to easily list the options:
 164
 165             grep -a CONFIG_ coreboot.rom
 166
 167           Alternatively, you can also use cbfstool to print the image
 168           contents (including the raw 'config' item we're looking for).
 169
 170           Example:
 171
 172             $ cbfstool coreboot.rom print
 173             coreboot.rom: 4096 kB, bootblocksize 1008, romsize 4194304,
 174                                                        offset 0x0
 175             Alignment: 64 bytes
 176
 177             Name                           Offset     Type         Size
 178             cmos_layout.bin                0x0        cmos layout  1159
 179             fallback/romstage              0x4c0      stage        339756
 180             fallback/ramstage              0x53440    stage        186664
 181             fallback/payload               0x80dc0    payload      51526
 182             config                         0x8d740    raw          3324
 183             (empty)                        0x8e480    null         3610440
 184
 185 config NO_XIP_EARLY_STAGES
 186         bool
 187         default n if ARCH_X86
 188         default y
 189         help
 190           Identify if early stages are eXecute-In-Place(XIP).
 191
 192 config EARLY_CBMEM_INIT
 193         def_bool !LATE_CBMEM_INIT
 194
 195 config EARLY_CBMEM_LIST
 196         bool
 197         default n
 198         help
 199           Enable display of CBMEM during romstage and postcar.
 200
 201 config COLLECT_TIMESTAMPS
 202         bool "Create a table of timestamps collected during boot"
 203         default n
 204         help
 205           Make coreboot create a table of timer-ID/timer-value pairs to
 206           allow measuring time spent at different phases of the boot process.
 207
 208 config USE_BLOBS
 209         bool "Allow use of binary-only repository"
 210         default n
 211         help
 212           This draws in the blobs repository, which contains binary files that
 213           might be required for some chipsets or boards.
 214           This flag ensures that a "Free" option remains available for users.
 215
 216 config COVERAGE
 217         bool "Code coverage support"
 218         depends on COMPILER_GCC
 219         default n
 220         help
 221           Add code coverage support for coreboot. This will store code
 222           coverage information in CBMEM for extraction from user space.
 223           If unsure, say N.
 224
 225 config RELOCATABLE_MODULES
 226         bool
 227         default n
 228         help
 229          If RELOCATABLE_MODULES is selected then support is enabled for
 230          building relocatable modules in the RAM stage. Those modules can be
 231          loaded anywhere and all the relocations are handled automatically.
 232
 233 config RELOCATABLE_RAMSTAGE
 234         depends on EARLY_CBMEM_INIT
 235         bool "Build the ramstage to be relocatable in 32-bit address space."
 236         default n
 237         select RELOCATABLE_MODULES
 238         help
 239          The reloctable ramstage support allows for the ramstage to be built
 240          as a relocatable module. The stage loader can identify a place
 241          out of the OS way so that copying memory is unnecessary during an S3
 242          wake. When selecting this option the romstage is responsible for
 243          determing a stack location to use for loading the ramstage.
 244
 245 config CACHE_RELOCATED_RAMSTAGE_OUTSIDE_CBMEM
 246         depends on RELOCATABLE_RAMSTAGE
 247         bool "Cache the relocated ramstage outside of cbmem."
 248         default n
 249         help
 250          The relocated ramstage is saved in an area specified by the
 251          by the board and/or chipset.
 252
 253 config NO_STAGE_CACHE
 254         bool
 255         default n
 256         help
 257          Do not save any component in stage cache for resume path. On resume,
 258          all components would be read back from CBFS again.
 259
 260 # TODO: This doesn't belong here, move to src/arch/x86/Kconfig
 261 choice
 262         prompt "Bootblock behaviour"
 263         default BOOTBLOCK_SIMPLE
 264
 265 config BOOTBLOCK_SIMPLE
 266         bool "Always load fallback"
 267
 268 config BOOTBLOCK_NORMAL
 269         bool "Switch to normal if CMOS says so"
 270
 271 endchoice
 272
 273 # To be selected by arch, SoC or mainboard if it does not want use the normal
 274 # src/lib/bootblock.c#main() C entry point.
 275 config BOOTBLOCK_CUSTOM
 276         bool
 277         default n
 278
 279 config BOOTBLOCK_SOURCE
 280         string
 281         default "bootblock_simple.c" if BOOTBLOCK_SIMPLE
 282         default "bootblock_normal.c" if BOOTBLOCK_NORMAL
 283
 284 # To be selected by arch or platform if a C environment is available during the
 285 # bootblock. Normally this signifies availability of RW memory (e.g. SRAM).
 286 config C_ENVIRONMENT_BOOTBLOCK
 287         bool
 288         default n
 289
 290 config SKIP_MAX_REBOOT_CNT_CLEAR
 291         bool "Do not clear reboot count after successful boot"
 292         default n
 293         depends on BOOTBLOCK_NORMAL
 294         help
 295           Do not clear the reboot count immediately after successful boot.
 296           Set to allow the payload to control normal/fallback image recovery.
 297           Note that it is the responsibility of the payload to reset the
 298           normal boot bit to 1 after each successsful boot.
 299
 300 config UPDATE_IMAGE
 301         bool "Update existing coreboot.rom image"
 302         default n
 303         help
 304           If this option is enabled, no new coreboot.rom file
 305           is created. Instead it is expected that there already
 306           is a suitable file for further processing.
 307           The bootblock will not be modified.
 308
 309           If unsure, select 'N'
 310
 311 config GENERIC_GPIO_LIB
 312         bool
 313         default n
 314         help
 315           If enabled, compile the generic GPIO library. A "generic" GPIO
 316           implies configurability usually found on SoCs, particularly the
 317           ability to control internal pull resistors.
 318
 319 config BOARD_ID_AUTO
 320         bool
 321         default n
 322         help
 323           Mainboards that can read a board ID from the hardware straps
 324           (ie. GPIO) select this configuration option.
 325
 326 config BOARD_ID_MANUAL
 327         bool
 328         default n
 329         depends on !BOARD_ID_AUTO
 330         help
 331           If you want to maintain a board ID, but the hardware does not
 332           have straps to automatically determine the ID, you can say Y
 333           here and add a file named 'board_id' to CBFS. If you don't know
 334           what this is about, say N.
 335
 336 config BOARD_ID_STRING
 337         string "Board ID"
 338         default "(none)"
 339         depends on BOARD_ID_MANUAL
 340         help
 341           This string is placed in the 'board_id' CBFS file for indicating
 342           board type.
 343
 344 config RAM_CODE_SUPPORT
 345         bool
 346         default n
 347         help
 348           If enabled, coreboot discovers RAM configuration (value obtained by
 349           reading board straps) and stores it in coreboot table.
 350
 351 config BOOTSPLASH_IMAGE
 352         bool "Add a bootsplash image"
 353         help
 354           Select this option if you have a bootsplash image that you would
 355           like to add to your ROM.
 356
 357           This will only add the image to the ROM. To actually run it check
 358           options under 'Display' section.
 359
 360 config BOOTSPLASH_FILE
 361         string "Bootsplash path and filename"
 362         depends on BOOTSPLASH_IMAGE
 363         default "bootsplash.jpg"
 364         help
 365           The path and filename of the file to use as graphical bootsplash
 366           screen. The file format has to be jpg.
 367
 368 endmenu
 369
 370 menu "Mainboard"
 371
 372 source "src/mainboard/Kconfig"
 373
 374 config DEVICETREE
 375         string
 376         default "devicetree.cb"
 377         help
 378           This symbol allows mainboards to select a different file under their
 379           mainboard directory for the devicetree.cb file.  This allows the board
 380           variants that need different devicetrees to be in the same directory.
 381
 382           Examples: "devicetree.variant.cb"
 383                     "variant/devicetree.cb"
 384
 385 # defaults for CBFS_SIZE are set at the end of the file.
 386 config CBFS_SIZE
 387         hex "Size of CBFS filesystem in ROM"
 388         help
 389           This is the part of the ROM actually managed by CBFS, located at the
 390           end of the ROM (passed through cbfstool -o) on x86 and at at the start
 391           of the ROM (passed through cbfstool -s) everywhere else. It defaults
 392           to span the whole ROM on all but Intel systems that use an Intel Firmware
 393           Descriptor.  It can be overridden to make coreboot live alongside other
 394           components like ChromeOS's vboot/FMAP or Intel's IFD / ME / TXE
 395           binaries.
 396
 397 config FMDFILE
 398         string "fmap description file in fmd format"
 399         default "src/mainboard/$(CONFIG_MAINBOARD_DIR)/chromeos.fmd" if CHROMEOS
 400         default ""
 401         help
 402           The build system creates a default FMAP from ROM_SIZE and CBFS_SIZE,
 403           but in some cases more complex setups are required.
 404           When an fmd is specified, it overrides the default format.
 405
 406 config MAINBOARD_HAS_TPM2
 407         bool
 408         default n
 409         help
 410           There is a TPM device installed on the mainboard, and it is
 411           compliant with version 2 TCG TPM specification. Could be connected
 412           over LPC, SPI or I2C.
 413
 414 endmenu
 415
 416 # load site-local kconfig to allow user specific defaults and overrides
 417 source "site-local/Kconfig"
 418
 419 config SYSTEM_TYPE_LAPTOP
 420         default n
 421         bool
 422
 423 config CBFS_AUTOGEN_ATTRIBUTES
 424         default n
 425         bool
 426         help
 427           If this option is selected, every file in cbfs which has a constraint
 428           regarding position or alignment will get an additional file attribute
 429           which describes this constraint.
 430
 431 menu "Chipset"
 432
 433 comment "SoC"
 434 source "src/soc/*/*/Kconfig"
 435 comment "CPU"
 436 source "src/cpu/Kconfig"
 437 comment "Northbridge"
 438 source "src/northbridge/*/*/Kconfig"
 439 comment "Southbridge"
 440 source "src/southbridge/*/*/Kconfig"
 441 comment "Super I/O"
 442 source "src/superio/*/*/Kconfig"
 443 comment "Embedded Controllers"
 444 source "src/ec/acpi/Kconfig"
 445 source "src/ec/*/*/Kconfig"
 446 # FIXME move to vendorcode
 447 source "src/drivers/intel/fsp1_0/Kconfig"
 448
 449 source "src/southbridge/intel/common/firmware/Kconfig"
 450 source "src/vboot/Kconfig"
 451 source "src/vendorcode/*/Kconfig"
 452
 453 source "src/arch/*/Kconfig"
 454
 455 endmenu
 456
 457 source "src/device/Kconfig"
 458
 459 menu "Generic Drivers"
 460 source "src/drivers/*/Kconfig"
 461 source "src/drivers/*/*/Kconfig"
 462 endmenu
 463
 464 source "src/acpi/Kconfig"
 465
 466 # This option is for the current boards/chipsets where SPI flash
 467 # is not the boot device. Currently nearly all boards/chipsets assume
 468 # SPI flash is the boot device.
 469 config BOOT_DEVICE_NOT_SPI_FLASH
 470         bool
 471         default n
 472
 473 config BOOT_DEVICE_SPI_FLASH
 474         bool
 475         default y if !BOOT_DEVICE_NOT_SPI_FLASH
 476         default n
 477
 478 config BOOT_DEVICE_MEMORY_MAPPED
 479         bool
 480         default y if ARCH_X86 && BOOT_DEVICE_SPI_FLASH
 481         default n
 482         help
 483           Inform system if SPI is memory-mapped or not.
 484
 485 config BOOT_DEVICE_SUPPORTS_WRITES
 486         bool
 487         default n
 488         help
 489           Indicate that the platform has writable boot device
 490           support.
 491
 492 config RTC
 493         bool
 494         default n
 495
 496 config TPM
 497         bool
 498         default n
 499         select LPC_TPM if MAINBOARD_HAS_LPC_TPM
 500         select I2C_TPM if !MAINBOARD_HAS_LPC_TPM && !SPI_TPM
 501         help
 502           Enable this option to enable TPM support in coreboot.
 503
 504           If unsure, say N.
 505
 506 config TPM2
 507         bool
 508         select LPC_TPM if MAINBOARD_HAS_LPC_TPM
 509         select I2C_TPM if !MAINBOARD_HAS_LPC_TPM && !SPI_TPM
 510         help
 511           Enable this option to enable TPM2 support in coreboot.
 512
 513           If unsure, say N.
 514
 515 config HEAP_SIZE
 516         hex
 517         default 0x4000
 518
 519 config STACK_SIZE
 520         hex
 521         default 0x1000 if ARCH_X86
 522         default 0x0
 523
 524 config MAX_CPUS
 525         int
 526         default 1
 527
 528 config MMCONF_SUPPORT_DEFAULT
 529         bool
 530         default n
 531
 532 config MMCONF_SUPPORT
 533         bool
 534         default n
 535
 536 source "src/console/Kconfig"
 537
 538 config HAVE_ACPI_RESUME
 539         bool
 540         default n
 541
 542 config RESUME_PATH_SAME_AS_BOOT
 543         bool
 544         default y if ARCH_X86
 545         depends on HAVE_ACPI_RESUME
 546         help
 547           This option indicates that when a system resumes it takes the
 548           same path as a regular boot. e.g. an x86 system runs from the
 549           reset vector at 0xfffffff0 on both resume and warm/cold boot.
 550
 551 config HAVE_HARD_RESET
 552         bool
 553         default n
 554         help
 555           This variable specifies whether a given board has a hard_reset
 556           function, no matter if it's provided by board code or chipset code.
 557
 558 config HAVE_ROMSTAGE_CONSOLE_SPINLOCK
 559         bool
 560         depends on EARLY_CBMEM_INIT
 561         default n
 562
 563 config HAVE_ROMSTAGE_NVRAM_CBFS_SPINLOCK
 564         bool
 565         depends on EARLY_CBMEM_INIT
 566         default n
 567         help
 568           This should be enabled on certain plaforms, such as the AMD
 569           SR565x, that cannot handle concurrent CBFS accesses from
 570           multiple APs during early startup.
 571
 572 config HAVE_ROMSTAGE_MICROCODE_CBFS_SPINLOCK
 573         bool
 574         depends on EARLY_CBMEM_INIT
 575         default n
 576
 577 config HAVE_MONOTONIC_TIMER
 578         def_bool n
 579         help
 580          The board/chipset provides a monotonic timer.
 581
 582 config GENERIC_UDELAY
 583         def_bool n
 584         depends on HAVE_MONOTONIC_TIMER
 585         help
 586          The board/chipset uses a generic udelay function utilizing the
 587          monotonic timer.
 588
 589 config TIMER_QUEUE
 590         def_bool n
 591         depends on HAVE_MONOTONIC_TIMER
 592         help
 593           Provide a timer queue for performing time-based callbacks.
 594
 595 config COOP_MULTITASKING
 596         def_bool n
 597         depends on TIMER_QUEUE && ARCH_X86
 598         help
 599           Cooperative multitasking allows callbacks to be multiplexed on the
 600           main thread of ramstage. With this enabled it allows for multiple
 601           execution paths to take place when they have udelay() calls within
 602           their code.
 603
 604 config NUM_THREADS
 605         int
 606         default 4
 607         depends on COOP_MULTITASKING
 608         help
 609           How many execution threads to cooperatively multitask with.
 610
 611 config HAVE_OPTION_TABLE
 612         bool
 613         default n
 614         help
 615           This variable specifies whether a given board has a cmos.layout
 616           file containing NVRAM/CMOS bit definitions.
 617           It defaults to 'n' but can be selected in mainboard/*/Kconfig.
 618
 619 config PIRQ_ROUTE
 620         bool
 621         default n
 622
 623 config HAVE_SMI_HANDLER
 624         bool
 625         default n
 626
 627 config PCI_IO_CFG_EXT
 628         bool
 629         default n
 630
 631 config IOAPIC
 632         bool
 633         default n
 634
 635 config CACHE_ROM_SIZE_OVERRIDE
 636         hex
 637         default 0x0
 638
 639 # TODO: Can probably be removed once all chipsets have kconfig options for it.
 640 config VIDEO_MB
 641         int
 642         default 0
 643
 644 config USE_WATCHDOG_ON_BOOT
 645         bool
 646         default n
 647
 648 config VGA
 649         bool
 650         default n
 651         help
 652           Build board-specific VGA code.
 653
 654 config GFXUMA
 655         bool
 656         default n
 657         help
 658           Enable Unified Memory Architecture for graphics.
 659
 660 config HAVE_ACPI_TABLES
 661         bool
 662         help
 663           This variable specifies whether a given board has ACPI table support.
 664           It is usually set in mainboard/*/Kconfig.
 665
 666 config HAVE_MP_TABLE
 667         bool
 668         help
 669           This variable specifies whether a given board has MP table support.
 670           It is usually set in mainboard/*/Kconfig.
 671           Whether or not the MP table is actually generated by coreboot
 672           is configurable by the user via GENERATE_MP_TABLE.
 673
 674 config HAVE_PIRQ_TABLE
 675         bool
 676         help
 677           This variable specifies whether a given board has PIRQ table support.
 678           It is usually set in mainboard/*/Kconfig.
 679           Whether or not the PIRQ table is actually generated by coreboot
 680           is configurable by the user via GENERATE_PIRQ_TABLE.
 681
 682 config MAX_PIRQ_LINKS
 683         int
 684         default 4
 685         help
 686           This variable specifies the number of PIRQ interrupt links which are
 687           routable. On most chipsets, this is 4, INTA through INTD. Some
 688           chipsets offer more than four links, commonly up to INTH. They may
 689           also have a separate link for ATA or IOAPIC interrupts. When the PIRQ
 690           table specifies links greater than 4, pirq_route_irqs will not
 691           function properly, unless this variable is correctly set.
 692
 693 config COMMON_FADT
 694         bool
 695         default n
 696
 697 config ACPI_NHLT
 698         bool
 699         default n
 700         help
 701           Build support for NHLT (non HD Audio) ACPI table generation.
 702
 703 #These Options are here to avoid "undefined" warnings.
 704 #The actual selection and help texts are in the following menu.
 705
 706 menu "System tables"
 707
 708 config GENERATE_MP_TABLE
 709         prompt "Generate an MP table" if HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 710         bool
 711         default HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 712         help
 713           Generate an MP table (conforming to the Intel MultiProcessor
 714           specification 1.4) for this board.
 715
 716           If unsure, say Y.
 717
 718 config GENERATE_PIRQ_TABLE
 719         prompt "Generate a PIRQ table" if HAVE_PIRQ_TABLE
 720         bool
 721         default HAVE_PIRQ_TABLE
 722         help
 723           Generate a PIRQ table for this board.
 724
 725           If unsure, say Y.
 726
 727 config GENERATE_SMBIOS_TABLES
 728         depends on ARCH_X86
 729         bool "Generate SMBIOS tables"
 730         default y
 731         help
 732           Generate SMBIOS tables for this board.
 733
 734           If unsure, say Y.
 735
 736 config SMBIOS_PROVIDED_BY_MOBO
 737         bool
 738         default n
 739
 740 config MAINBOARD_SERIAL_NUMBER
 741         string "SMBIOS Serial Number"
 742         depends on GENERATE_SMBIOS_TABLES
 743         depends on !SMBIOS_PROVIDED_BY_MOBO
 744         default "123456789"
 745         help
 746           The Serial Number to store in SMBIOS structures.
 747
 748 config MAINBOARD_VERSION
 749         string "SMBIOS Version Number"
 750         depends on GENERATE_SMBIOS_TABLES
 751         depends on !SMBIOS_PROVIDED_BY_MOBO
 752         default "1.0"
 753         help
 754           The Version Number to store in SMBIOS structures.
 755
 756 config MAINBOARD_SMBIOS_MANUFACTURER
 757         string "SMBIOS Manufacturer"
 758         depends on GENERATE_SMBIOS_TABLES
 759         depends on !SMBIOS_PROVIDED_BY_MOBO
 760         default MAINBOARD_VENDOR
 761         help
 762           Override the default Manufacturer stored in SMBIOS structures.
 763
 764 config MAINBOARD_SMBIOS_PRODUCT_NAME
 765         string "SMBIOS Product name"
 766         depends on GENERATE_SMBIOS_TABLES
 767         depends on !SMBIOS_PROVIDED_BY_MOBO
 768         default MAINBOARD_PART_NUMBER
 769         help
 770           Override the default Product name stored in SMBIOS structures.
 771
 772 endmenu
 773
 774 source "payloads/Kconfig"
 775
 776 menu "Debugging"
 777
 778 # TODO: Better help text and detailed instructions.
 779 config GDB_STUB
 780         bool "GDB debugging support"
 781         default n
 782         depends on CONSOLE_SERIAL
 783         help
 784           If enabled, you will be able to set breakpoints for gdb debugging.
 785           See src/arch/x86/lib/c_start.S for details.
 786
 787 config GDB_WAIT
 788         bool "Wait for a GDB connection"
 789         default n
 790         depends on GDB_STUB
 791         help
 792           If enabled, coreboot will wait for a GDB connection.
 793
 794 config FATAL_ASSERTS
 795         bool "Halt when hitting a BUG() or assertion error"
 796         default n
 797         help
 798           If enabled, coreboot will call hlt() on a BUG() or failed ASSERT().
 799
 800 config DEBUG_CBFS
 801         bool "Output verbose CBFS debug messages"
 802         default n
 803         help
 804           This option enables additional CBFS related debug messages.
 805
 806 config HAVE_DEBUG_RAM_SETUP
 807         def_bool n
 808
 809 config DEBUG_RAM_SETUP
 810         bool "Output verbose RAM init debug messages"
 811         default n
 812         depends on HAVE_DEBUG_RAM_SETUP
 813         help
 814           This option enables additional RAM init related debug messages.
 815           It is recommended to enable this when debugging issues on your
 816           board which might be RAM init related.
 817
 818           Note: This option will increase the size of the coreboot image.
 819
 820           If unsure, say N.
 821
 822 config HAVE_DEBUG_CAR
 823         def_bool n
 824
 825 config DEBUG_CAR
 826         def_bool n
 827         depends on HAVE_DEBUG_CAR
 828
 829 if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 830 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 831 # printk(BIOS_DEBUG, ...) calls.
 832 config DEBUG_CAR
 833         bool "Output verbose Cache-as-RAM debug messages"
 834         default n
 835         depends on HAVE_DEBUG_CAR
 836         help
 837           This option enables additional CAR related debug messages.
 838 endif
 839
 840 config DEBUG_PIRQ
 841         bool "Check PIRQ table consistency"
 842         default n
 843         depends on GENERATE_PIRQ_TABLE
 844         help
 845           If unsure, say N.
 846
 847 config HAVE_DEBUG_SMBUS
 848         def_bool n
 849
 850 config DEBUG_SMBUS
 851         bool "Output verbose SMBus debug messages"
 852         default n
 853         depends on HAVE_DEBUG_SMBUS
 854         help
 855           This option enables additional SMBus (and SPD) debug messages.
 856
 857           Note: This option will increase the size of the coreboot image.
 858
 859           If unsure, say N.
 860
 861 config DEBUG_SMI
 862         bool "Output verbose SMI debug messages"
 863         default n
 864         depends on HAVE_SMI_HANDLER
 865         select SPI_FLASH_SMM if SPI_CONSOLE
 866         help
 867           This option enables additional SMI related debug messages.
 868
 869           Note: This option will increase the size of the coreboot image.
 870
 871           If unsure, say N.
 872
 873 config DEBUG_SMM_RELOCATION
 874         bool "Debug SMM relocation code"
 875         default n
 876         depends on HAVE_SMI_HANDLER
 877         help
 878           This option enables additional SMM handler relocation related
 879           debug messages.
 880
 881           Note: This option will increase the size of the coreboot image.
 882
 883           If unsure, say N.
 884
 885 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 886 # printk(BIOS_DEBUG, ...) calls.
 887 config DEBUG_MALLOC
 888         prompt "Output verbose malloc debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 889         bool
 890         default n
 891         help
 892           This option enables additional malloc related debug messages.
 893
 894           Note: This option will increase the size of the coreboot image.
 895
 896           If unsure, say N.
 897
 898 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 899 # printk(BIOS_DEBUG, ...) calls.
 900 config DEBUG_ACPI
 901         prompt "Output verbose ACPI debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 902         bool
 903         default n
 904         help
 905           This option enables additional ACPI related debug messages.
 906
 907           Note: This option will slightly increase the size of the coreboot image.
 908
 909           If unsure, say N.
 910
 911 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 912 # printk(BIOS_DEBUG, ...) calls.
 913 config REALMODE_DEBUG
 914         prompt "Enable debug messages for option ROM execution" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 915         bool
 916         default n
 917         depends on PCI_OPTION_ROM_RUN_REALMODE
 918         help
 919           This option enables additional x86emu related debug messages.
 920
 921           Note: This option will increase the time to emulate a ROM.
 922
 923           If unsure, say N.
 924
 925 config X86EMU_DEBUG
 926         bool "Output verbose x86emu debug messages"
 927         default n
 928         depends on PCI_OPTION_ROM_RUN_YABEL
 929         help
 930           This option enables additional x86emu related debug messages.
 931
 932           Note: This option will increase the size of the coreboot image.
 933
 934           If unsure, say N.
 935
 936 config X86EMU_DEBUG_JMP
 937         bool "Trace JMP/RETF"
 938         default n
 939         depends on X86EMU_DEBUG
 940         help
 941           Print information about JMP and RETF opcodes from x86emu.
 942
 943           Note: This option will increase the size of the coreboot image.
 944
 945           If unsure, say N.
 946
 947 config X86EMU_DEBUG_TRACE
 948         bool "Trace all opcodes"
 949         default n
 950         depends on X86EMU_DEBUG
 951         help
 952           Print _all_ opcodes that are executed by x86emu.
 953
 954           WARNING: This will produce a LOT of output and take a long time.
 955
 956           Note: This option will increase the size of the coreboot image.
 957
 958           If unsure, say N.
 959
 960 config X86EMU_DEBUG_PNP
 961         bool "Log Plug&Play accesses"
 962         default n
 963         depends on X86EMU_DEBUG
 964         help
 965           Print Plug And Play accesses made by option ROMs.
 966
 967           Note: This option will increase the size of the coreboot image.
 968
 969           If unsure, say N.
 970
 971 config X86EMU_DEBUG_DISK
 972         bool "Log Disk I/O"
 973         default n
 974         depends on X86EMU_DEBUG
 975         help
 976           Print Disk I/O related messages.
 977
 978           Note: This option will increase the size of the coreboot image.
 979
 980           If unsure, say N.
 981
 982 config X86EMU_DEBUG_PMM
 983         bool "Log PMM"
 984         default n
 985         depends on X86EMU_DEBUG
 986         help
 987           Print messages related to POST Memory Manager (PMM).
 988
 989           Note: This option will increase the size of the coreboot image.
 990
 991           If unsure, say N.
 992
 993
 994 config X86EMU_DEBUG_VBE
 995         bool "Debug VESA BIOS Extensions"
 996         default n
 997         depends on X86EMU_DEBUG
 998         help
 999           Print messages related to VESA BIOS Extension (VBE) functions.
1000
1001           Note: This option will increase the size of the coreboot image.
1002
1003           If unsure, say N.
1004
1005 config X86EMU_DEBUG_INT10
1006         bool "Redirect INT10 output to console"
1007         default n
1008         depends on X86EMU_DEBUG
1009         help
1010           Let INT10 (i.e. character output) calls print messages to debug output.
1011
1012           Note: This option will increase the size of the coreboot image.
1013
1014           If unsure, say N.
1015
1016 config X86EMU_DEBUG_INTERRUPTS
1017         bool "Log intXX calls"
1018         default n
1019         depends on X86EMU_DEBUG
1020         help
1021           Print messages related to interrupt handling.
1022
1023           Note: This option will increase the size of the coreboot image.
1024
1025           If unsure, say N.
1026
1027 config X86EMU_DEBUG_CHECK_VMEM_ACCESS
1028         bool "Log special memory accesses"
1029         default n
1030         depends on X86EMU_DEBUG
1031         help
1032           Print messages related to accesses to certain areas of the virtual
1033           memory (e.g. BDA (BIOS Data Area) or interrupt vectors)
1034
1035           Note: This option will increase the size of the coreboot image.
1036
1037           If unsure, say N.
1038
1039 config X86EMU_DEBUG_MEM
1040         bool "Log all memory accesses"
1041         default n
1042         depends on X86EMU_DEBUG
1043         help
1044           Print memory accesses made by option ROM.
1045           Note: This also includes accesses to fetch instructions.
1046
1047           Note: This option will increase the size of the coreboot image.
1048
1049           If unsure, say N.
1050
1051 config X86EMU_DEBUG_IO
1052         bool "Log IO accesses"
1053         default n
1054         depends on X86EMU_DEBUG
1055         help
1056           Print I/O accesses made by option ROM.
1057
1058           Note: This option will increase the size of the coreboot image.
1059
1060           If unsure, say N.
1061
1062 config X86EMU_DEBUG_TIMINGS
1063         bool "Output timing information"
1064         default n
1065         depends on X86EMU_DEBUG && UDELAY_LAPIC && HAVE_MONOTONIC_TIMER
1066         help
1067           Print timing information needed by i915tool.
1068
1069           If unsure, say N.
1070
1071 config DEBUG_TPM
1072         bool "Output verbose TPM debug messages"
1073         default n
1074         depends on TPM || TPM2
1075         help
1076           This option enables additional TPM related debug messages.
1077
1078 config DEBUG_SPI_FLASH
1079         bool "Output verbose SPI flash debug messages"
1080         default n
1081         depends on SPI_FLASH
1082         help
1083           This option enables additional SPI flash related debug messages.
1084
1085 config DEBUG_USBDEBUG
1086         bool "Output verbose USB 2.0 EHCI debug dongle messages"
1087         default n
1088         depends on USBDEBUG
1089         help
1090           This option enables additional USB 2.0 debug dongle related messages.
1091
1092           Select this to debug the connection of usbdebug dongle. Note that
1093           you need some other working console to receive the messages.
1094
1095 if SOUTHBRIDGE_INTEL_BD82X6X && DEFAULT_CONSOLE_LOGLEVEL_8
1096 # Only visible with the right southbridge and loglevel.
1097 config DEBUG_INTEL_ME
1098         bool "Verbose logging for Intel Management Engine"
1099         default n
1100         help
1101           Enable verbose logging for Intel Management Engine driver that
1102           is present on Intel 6-series chipsets.
1103 endif
1104
1105 config TRACE
1106         bool "Trace function calls"
1107         default n
1108         help
1109           If enabled, every function will print information to console once
1110           the function is entered. The syntax is ~0xaaaabbbb(0xccccdddd)
1111           the 0xaaaabbbb is the actual function and 0xccccdddd is EIP
1112           of calling function. Please note some printk related functions
1113           are omitted from trace to have good looking console dumps.
1114
1115 config DEBUG_COVERAGE
1116         bool "Debug code coverage"
1117         default n
1118         depends on COVERAGE
1119         help
1120           If enabled, the code coverage hooks in coreboot will output some
1121           information about the coverage data that is dumped.
1122
1123 config DEBUG_BOOT_STATE
1124         bool "Debug boot state machine"
1125         default n
1126         help
1127           Control debugging of the boot state machine.  When selected displays
1128           the state boundaries in ramstage.
1129
1130 config DEBUG_PRINT_PAGE_TABLES
1131         bool "Print the page tables after construction"
1132         default n
1133         depends on ARCH_RISCV
1134         help
1135           After the page tables have been built, print them on the debug
1136           console.
1137
1138 config DEBUG_ADA_CODE
1139         bool "Compile debug code in Ada sources"
1140         default n
1141         help
1142           Add the compiler switch `-gnata` to compile code guarded by
1143           `pragma Debug`.
1144
1145 endmenu
1146
1147 # These probably belong somewhere else, but they are needed somewhere.
1148 config ENABLE_APIC_EXT_ID
1149         bool
1150         default n
1151
1152 config WARNINGS_ARE_ERRORS
1153         bool
1154         default y
1155
1156 # The four POWER_BUTTON_DEFAULT_ENABLE, POWER_BUTTON_DEFAULT_DISABLE,
1157 # POWER_BUTTON_FORCE_ENABLE and POWER_BUTTON_FORCE_DISABLE options are
1158 # mutually exclusive. One of these options must be selected in the
1159 # mainboard Kconfig if the chipset supports enabling and disabling of
1160 # the power button. Chipset code uses the ENABLE_POWER_BUTTON option set
1161 # in mainboard/Kconfig to know if the button should be enabled or not.
1162
1163 config POWER_BUTTON_DEFAULT_ENABLE
1164         def_bool n
1165         help
1166           Select when the board has a power button which can optionally be
1167           disabled by the user.
1168
1169 config POWER_BUTTON_DEFAULT_DISABLE
1170         def_bool n
1171         help
1172           Select when the board has a power button which can optionally be
1173           enabled by the user, e.g. when the board ships with a jumper over
1174           the power switch contacts.
1175
1176 config POWER_BUTTON_FORCE_ENABLE
1177         def_bool n
1178         help
1179           Select when the board requires that the power button is always
1180           enabled.
1181
1182 config POWER_BUTTON_FORCE_DISABLE
1183         def_bool n
1184         help
1185           Select when the board requires that the power button is always
1186           disabled, e.g. when it has been hardwired to ground.
1187
1188 config POWER_BUTTON_IS_OPTIONAL
1189         bool
1190         default y if POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE
1191         default n if !(POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE)
1192         help
1193           Internal option that controls ENABLE_POWER_BUTTON visibility.
1194
1195 config REG_SCRIPT
1196         bool
1197         default n
1198         help
1199           Internal option that controls whether we compile in register scripts.
1200
1201 config MAX_REBOOT_CNT
1202         int
1203         default 3
1204         help
1205           Internal option that sets the maximum number of bootblock executions allowed
1206           with the normal image enabled before assuming the normal image is defective
1207           and switching to the fallback image.
1208
1209 config CBFS_SIZE
1210         hex
1211         default ROM_SIZE
1212         help
1213           This is the part of the ROM actually managed by CBFS.  Set it to be
1214           equal to the full ROM size if that hasn't been overridden by the
1215           chipset or mainboard.
1216
1217 config CREATE_BOARD_CHECKLIST
1218         bool
1219         default n
1220         help
1221           When selected, creates a webpage showing the implementation status for
1222           the board.  Routines highlighted in green are complete, yellow are
1223           optional and red are required and must be implemented.  A table is
1224           produced for each stage of the boot process except the bootblock.  The
1225           red items may be used as an implementation checklist for the board.
1226
1227 config MAKE_CHECKLIST_PUBLIC
1228         bool
1229         default n
1230         help
1231           When selected, build/$(CONFIG_MAINBOARD_PART_NUMBER)_checklist.html
1232           is copied into the Documentation/$(CONFIG_MAINBOARD_VENDOR)/Board
1233           directory.
1234
1235 config CHECKLIST_DATA_FILE_LOCATION
1236         string
1237         help
1238           Location of the <stage>_complete.dat and <stage>_optional.dat files
1239           that are consumed during checklist processing.  <stage>_complete.dat
1240           contains the symbols that are expected to be in the resulting image.
1241           <stage>_optional.dat is a subset of <stage>_complete.dat and contains
1242           a list of weak symbols which the resulting image may consume.  Other
1243           symbols contained only in <stage>_complete.dat will be flagged as
1244           required and not implemented if a weak implementation is found in the
1245           resulting image.
1246
1247 config RAMSTAGE_ADA
1248         def_bool n
1249         help
1250           Selected by features that use Ada code in ramstage.