src/soc/qualcomm/ipq806x/Makefile.inc

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ##
   5 ## This program is free software; you can redistribute it and/or modify
   6 ## it under the terms of the GNU General Public License as published by
   7 ## the Free Software Foundation; version 2 of the License.
   8 ##
   9 ## This program is distributed in the hope that it will be useful,
  10 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  11 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12 ## GNU General Public License for more details.
  13 ##
  14
  15 ifeq ($(CONFIG_SOC_QC_IPQ806X),y)
  16
  17 bootblock-y += clock.c
  18 bootblock-y += gpio.c
  19 bootblock-$(CONFIG_SPI_FLASH) += spi.c
  20 bootblock-y += timer.c
  21 bootblock-y += uart.c
  22
  23 verstage-y += clock.c
  24 verstage-y += gpio.c
  25 verstage-y += gsbi.c
  26 verstage-y += i2c.c
  27 verstage-y += qup.c
  28 verstage-y += spi.c
  29 verstage-y += timer.c
  30 verstage-y += uart.c
  31
  32 romstage-y += clock.c
  33 romstage-y += blobs_init.c
  34 romstage-y += gpio.c
  35 romstage-$(CONFIG_SPI_FLASH) += spi.c
  36 romstage-y += timer.c
  37 romstage-y += uart.c
  38 romstage-y += cbmem.c
  39 romstage-y += i2c.c
  40 romstage-y += gsbi.c
  41 romstage-y += qup.c
  42
  43 ramstage-y += blobs_init.c
  44 ramstage-y += clock.c
  45 ramstage-y += gpio.c
  46 ramstage-y += lcc.c
  47 ramstage-y += soc.c
  48 ramstage-$(CONFIG_SPI_FLASH) += spi.c
  49 ramstage-y += timer.c
  50 ramstage-y += uart.c  # Want the UART always ready for the kernels' earlyprintk
  51 ramstage-y += usb.c
  52 ramstage-y += tz_wrapper.S
  53 ramstage-y += gsbi.c
  54 ramstage-y += i2c.c
  55 ramstage-y += qup.c
  56 ramstage-y += spi.c
  57
  58 ifeq ($(CONFIG_USE_BLOBS),y)
  59
  60 # Add MBN header to allow SBL3 to start coreboot bootblock
  61 $(objcbfs)/bootblock.mbn: $(objcbfs)/bootblock.raw.bin
  62         @printf "    ADD MBN    $(subst $(obj)/,,$(@))\n"
  63         ./util/qualcomm/ipqheader.py $(call loadaddr,bootblock) $< $@.tmp
  64         @mv $@.tmp $@
  65
  66 # Create a complete bootblock which will start up the system
  67 $(objcbfs)/bootblock.bin: $(call strip_quotes,$(CONFIG_SBL_BLOB)) \
  68                            $(objcbfs)/bootblock.mbn
  69         @printf "    MBNCAT     $(subst $(obj)/,,$(@))\n"
  70         @util/qualcomm/mbncat.py -o $@.tmp $^
  71         @mv $@.tmp $@
  72
  73 endif
  74
  75 CPPFLAGS_common += -Isrc/soc/qualcomm/ipq806x/include
  76
  77 # List of binary blobs coreboot needs in CBFS to be able to boot up this SOC
  78 mbn-files := cdt.mbn  ddr.mbn  rpm.mbn tz.mbn
  79
  80 # Location of the binary blobs
  81 mbn-root := 3rdparty/blobs/cpu/qualcomm/ipq806x
  82
  83 # Create make variables to aid cbfs-files-handler in processing the blobs (add
  84 # them all as raw binaries at the root level).
  85 $(foreach f,$(mbn-files),$(eval cbfs-files-y += $(f))\
  86           $(eval $(f)-file := $(mbn-root)/$(f))\
  87           $(eval $(f)-type := raw))
  88
  89 endif