src/soc/intel/denverton_ns/acpi/xhci.asl

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  *
   5  * This program is free software; you can redistribute it and/or modify
   6  * it under the terms of the GNU General Public License as published by
   7  * the Free Software Foundation; version 2 of the License.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  */
  15
  16 // XHCI Controller 0:15.0
  17
  18 Device (XHC1)
  19 {
  20         Name(_ADR, 0x00150000)
  21
  22         Name (_PRW, Package(){ 0x0D, 3 }) // Power Resources for Wake
  23
  24         // Leave USB ports on for to allow Wake from USB
  25
  26         Method(_S3D,0)  // Highest D State in S3 State
  27         {
  28                 Return (2)
  29         }
  30
  31         Device (HUB7)
  32         {
  33                 Name (_ADR, 0x00000000)
  34
  35                 // How many are there?
  36                 Device (PRT1) { Name (_ADR, 1) } // USB Port 0
  37                 Device (PRT2) { Name (_ADR, 2) } // USB Port 1
  38                 Device (PRT3) { Name (_ADR, 3) } // USB Port 2
  39                 Device (PRT4) { Name (_ADR, 4) } // USB Port 3
  40                 Device (PRT5) { Name (_ADR, 5) } // USB Port 4
  41                 Device (PRT6) { Name (_ADR, 6) } // USB Port 5
  42         }
  43 }