src/soc/intel/broadwell/acpi/pch.asl

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  *
   5  * This program is free software; you can redistribute it and/or modify
   6  * it under the terms of the GNU General Public License as published by
   7  * the Free Software Foundation; version 2 of the License.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  */
  14
  15 #include <soc/iomap.h>
  16
  17 Scope (\)
  18 {
  19         // IO-Trap at 0x800. This is the ACPI->SMI communication interface.
  20         OperationRegion (IO_T, SystemIO, 0x800, 0x10)
  21         Field (IO_T, ByteAcc, NoLock, Preserve)
  22         {
  23                 Offset (0x8),
  24                 TRP0, 8         // IO-Trap at 0x808
  25         }
  26
  27         // Root Complex Register Block
  28         OperationRegion (RCRB, SystemMemory, RCBA_BASE_ADDRESS, RCBA_BASE_SIZE)
  29         Field (RCRB, DWordAcc, Lock, Preserve)
  30         {
  31                 Offset (0x3404), // High Performance Timer Configuration
  32                 HPAS, 2,        // Address Select
  33                 , 5,
  34                 HPTE, 1,        // Address Enable
  35         }
  36
  37         /*
  38          * Check PCH type
  39          * Return 1 if PCH is WildcatPoint
  40          * Return 0 if PCH is LynxPoint
  41          */
  42         Method (ISWP)
  43         {
  44                 And (\_SB.PCI0.LPCB.PDID, 0xfff0, Local0)
  45                 If (LEqual (Local0, 0x9cc0)) {
  46                         Return (1)
  47                 } Else {
  48                         Return (0)
  49                 }
  50         }
  51 }
  52
  53 // High Definition Audio (Azalia) 0:1b.0
  54 #include "hda.asl"
  55
  56 // ADSP/SST 0:13.0
  57 #include "adsp.asl"
  58
  59 // PCI Express Ports 0:1c.x
  60 #include "pcie.asl"
  61
  62 // USB EHCI 0:1d.0
  63 #include "ehci.asl"
  64
  65 // USB XHCI 0:14.0
  66 #include "xhci.asl"
  67
  68 // LPC Bridge 0:1f.0
  69 #include "lpc.asl"
  70
  71 // SATA 0:1f.2
  72 #include "sata.asl"
  73
  74 // SMBus 0:1f.3
  75 #include "smbus.asl"
  76
  77 // Serial IO
  78 #include "serialio.asl"
  79
  80 Method (_OSC, 4)
  81 {
  82         /* Check for proper GUID */
  83         If (LEqual (Arg0, ToUUID("33DB4D5B-1FF7-401C-9657-7441C03DD766")))
  84         {
  85                 /* Let OS control everything */
  86                 Return (Arg3)
  87         }
  88         Else
  89         {
  90                 /* Unrecognized UUID */
  91                 CreateDWordField (Arg3, 0, CDW1)
  92                 Or (CDW1, 4, CDW1)
  93                 Return (Arg3)
  94         }
  95 }