include/opcode/ChangeLog

   1 2006-04-30  Thiemo Seufer  <ths@mips.com>
   2             David Ung  <davidu@mips.com>
   3
   4         * mips.h: Defines udi bits and masks.  Add description of
   5         characters which may appear in the args field of udi
   6         instructions.
   7
   8 2006-04-26  Thiemo Seufer  <ths@networkno.de>
   9
  10         * mips.h: Improve comments describing the bitfield instruction
  11         fields.
  12
  13 2006-04-26  Julian Brown  <julian@codesourcery.com>
  14
  15         * arm.h (FPU_VFP_EXT_V3): Define constant.
  16         (FPU_NEON_EXT_V1): Likewise.
  17         (FPU_VFP_HARD): Update.
  18         (FPU_VFP_V3): Define macro.
  19         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
  20
  21 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
  22
  23         * avr.h (AVR_ISA_PWMx): New.
  24
  25 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
  26
  27         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
  28         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
  29         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
  30         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
  31         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
  32
  33 2006-03-10  Paul Brook  <paul@codesourcery.com>
  34
  35         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
  36
  37 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
  38
  39         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
  40         first.  Correct mask of bb "B" opcode.
  41
  42 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
  43
  44         * i386.h (i386_optab): Support Intel Merom New Instructions.
  45
  46 2006-02-24  Paul Brook  <paul@codesourcery.com>
  47
  48         * arm.h: Add V7 feature bits.
  49
  50 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
  51
  52         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
  53
  54 2006-01-31  Paul Brook  <paul@codesourcery.com>
  55         Richard Earnshaw <rearnsha@arm.com>
  56
  57         * arm.h: Use ARM_CPU_FEATURE.
  58         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
  59         (arm_feature_set): Change to a structure.
  60         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
  61         ARM_FEATURE): New macros.
  62
  63 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
  64
  65         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
  66         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
  67         (ADD_PC_INCR_OPCODE): Don't define.
  68
  69 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
  70
  71         PR gas/1874
  72         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
  73
  74 2005-11-14  David Ung  <davidu@mips.com>
  75
  76         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
  77         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
  78         save/restore encoding of the args field.
  79
  80 2005-10-28  Dave Brolley  <brolley@redhat.com>
  81
  82         Contribute the following changes:
  83         2005-02-16  Dave Brolley  <brolley@redhat.com>
  84
  85         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
  86         cgen_isa_mask_* to cgen_bitset_*.
  87         * cgen.h: Likewise.
  88
  89         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
  90
  91         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
  92         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
  93         (CGEN_CPU_TABLE): Make isas a ponter.
  94
  95         2003-09-29  Dave Brolley  <brolley@redhat.com>
  96
  97         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
  98         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
  99         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
 100
 101         2002-12-13  Dave Brolley  <brolley@redhat.com>
 102
 103         * cgen.h (symcat.h): #include it.
 104         (cgen-bitset.h): #include it.
 105         (CGEN_ATTR_VALUE_TYPE): Now a union.
 106         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
 107         (CGEN_ATTR_ENTRY): 'value' now unsigned.
 108         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
 109         * cgen-bitset.h: New file.
 110
 111 2005-09-30  Catherine Moore  <clm@cm00re.com>
 112
 113         * bfin.h: New file.
 114
 115 2005-10-24  Jan Beulich  <jbeulich@novell.com>
 116
 117         * ia64.h (enum ia64_opnd): Move memory operand out of set of
 118         indirect operands.
 119
 120 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 121
 122         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
 123         Add FLAG_STRICT to pa10 ftest opcode.
 124
 125 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 126
 127         * hppa.h (pa_opcodes): Remove lha entries.
 128
 129 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 130
 131         * hppa.h (FLAG_STRICT): Revise comment.
 132         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
 133         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
 134         entries for "fdc".
 135
 136 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 137
 138         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
 139
 140 2005-09-06  Chao-ying Fu  <fu@mips.com>
 141
 142         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
 143         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
 144         define.
 145         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
 146         (INSN_ASE_MASK): Update to include INSN_MT.
 147         (INSN_MT): New define for MT ASE.
 148
 149 2005-08-25  Chao-ying Fu  <fu@mips.com>
 150
 151         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
 152         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
 153         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
 154         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
 155         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
 156         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
 157         instructions.
 158         (INSN_DSP): New define for DSP ASE.
 159
 160 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
 161
 162         * a29k.h: Delete.
 163
 164 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
 165
 166         * ppc.h (PPC_OPCODE_E300): Define.
 167
 168 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
 169
 170         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
 171
 172 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 173
 174         PR gas/336
 175         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
 176         and pitlb.
 177
 178 2005-07-27  Jan Beulich  <jbeulich@novell.com>
 179
 180         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
 181         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
 182         Add movq-s as 64-bit variants of movd-s.
 183
 184 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 185
 186         * hppa.h: Fix punctuation in comment.
 187
 188         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
 189         implicit space-register addressing.  Set space-register bits on opcodes
 190         using implicit space-register addressing.  Add various missing pa20
 191         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
 192         space-register addressing.  Use "fE" instead of "fe" in various
 193         fstw opcodes.
 194
 195 2005-07-18  Jan Beulich  <jbeulich@novell.com>
 196
 197         * i386.h (i386_optab): Operands of aam and aad are unsigned.
 198
 199 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
 200
 201         * i386.h (i386_optab): Support Intel VMX Instructions.
 202
 203 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 204
 205         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
 206
 207 2005-07-05  Jan Beulich  <jbeulich@novell.com>
 208
 209         * i386.h (i386_optab): Add new insns.
 210
 211 2005-07-01  Nick Clifton  <nickc@redhat.com>
 212
 213         * sparc.h: Add typedefs to structure declarations.
 214
 215 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
 216
 217         PR 1013
 218         * i386.h (i386_optab): Update comments for 64bit addressing on
 219         mov. Allow 64bit addressing for mov and movq.
 220
 221 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 222
 223         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
 224         respectively, in various floating-point load and store patterns.
 225
 226 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 227
 228         * hppa.h (FLAG_STRICT): Correct comment.
 229         (pa_opcodes): Update load and store entries to allow both PA 1.X and
 230         PA 2.0 mneumonics when equivalent.  Entries with cache control
 231         completers now require PA 1.1.  Adjust whitespace.
 232
 233 2005-05-19  Anton Blanchard  <anton@samba.org>
 234
 235         * ppc.h (PPC_OPCODE_POWER5): Define.
 236
 237 2005-05-10  Nick Clifton  <nickc@redhat.com>
 238
 239         * Update the address and phone number of the FSF organization in
 240         the GPL notices in the following files:
 241         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
 242         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
 243         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
 244         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
 245         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
 246         tic54x.h, tic80.h, v850.h, vax.h
 247
 248 2005-05-09  Jan Beulich  <jbeulich@novell.com>
 249
 250         * i386.h (i386_optab): Add ht and hnt.
 251
 252 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
 253
 254         * i386.h: Insert hyphens into selected VIA PadLock extensions.
 255         Add xcrypt-ctr.  Provide aliases without hyphens.
 256
 257 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
 258
 259         Moved from ../ChangeLog
 260
 261         2005-04-12  Paul Brook  <paul@codesourcery.com>
 262         * m88k.h: Rename psr macros to avoid conflicts.
 263
 264         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
 265         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
 266         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
 267         and ARM_ARCH_V6ZKT2.
 268
 269         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
 270         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
 271         Remove redundant instruction types.
 272         (struct argument): X_op - new field.
 273         (struct cst4_entry): Remove.
 274         (no_op_insn): Declare.
 275
 276         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
 277         * crx.h (enum argtype): Rename types, remove unused types.
 278
 279         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
 280         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
 281         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
 282         (enum operand_type): Rearrange operands, edit comments.
 283         replace us<N> with ui<N> for unsigned immediate.
 284         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
 285         displacements (respectively).
 286         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
 287         (instruction type): Add NO_TYPE_INS.
 288         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
 289         (operand_entry): New field - 'flags'.
 290         (operand flags): New.
 291
 292         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
 293         * crx.h (operand_type): Remove redundant types i3, i4,
 294         i5, i8, i12.
 295         Add new unsigned immediate types us3, us4, us5, us16.
 296
 297 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
 298
 299         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
 300         adjust them accordingly.
 301
 302 2005-04-01  Jan Beulich  <jbeulich@novell.com>
 303
 304         * i386.h (i386_optab): Add rdtscp.
 305
 306 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
 307
 308         * i386.h (i386_optab): Don't allow the `l' suffix for moving
 309         between memory and segment register. Allow movq for moving between
 310         general-purpose register and segment register.
 311
 312 2005-02-09  Jan Beulich  <jbeulich@novell.com>
 313
 314         PR gas/707
 315         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
 316         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
 317         fnstsw.
 318
 319 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
 320
 321         * m68k.h (m68008, m68ec030, m68882): Remove.
 322         (m68k_mask): New.
 323         (cpu_m68k, cpu_cf): New.
 324         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
 325         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
 326
 327 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
 328
 329         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
 330         * cgen.h (enum cgen_parse_operand_type): Add
 331         CGEN_PARSE_OPERAND_SYMBOLIC.
 332
 333 2005-01-21  Fred Fish  <fnf@specifixinc.com>
 334
 335         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
 336         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
 337         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
 338
 339 2005-01-19  Fred Fish  <fnf@specifixinc.com>
 340
 341         * mips.h (struct mips_opcode): Add new pinfo2 member.
 342         (INSN_ALIAS): New define for opcode table entries that are
 343         specific instances of another entry, such as 'move' for an 'or'
 344         with a zero operand.
 345         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
 346         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
 347
 348 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
 349
 350         * mips.h (CPU_RM9000): Define.
 351         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
 352
 353 2004-11-25 Jan Beulich  <jbeulich@novell.com>
 354
 355         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
 356         to/from test registers are illegal in 64-bit mode. Add missing
 357         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
 358         (previously one had to explicitly encode a rex64 prefix). Re-enable
 359         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
 360         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
 361
 362 2004-11-23 Jan Beulich  <jbeulich@novell.com>
 363
 364         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
 365         available only with SSE2. Change the MMX additions introduced by SSE
 366         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
 367         instructions by their now designated identifier (since combining i686
 368         and 3DNow! does not really imply 3DNow!A).
 369
 370 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
 371
 372         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
 373         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
 374
 375 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
 376             Vineet Sharma      <vineets@noida.hcltech.com>
 377
 378         * maxq.h: New file: Disassembly information for the maxq port.
 379
 380 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
 381
 382         * i386.h (i386_optab): Put back "movzb".
 383
 384 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
 385
 386         * cris.h (enum cris_insn_version_usage): Tweak formatting and
 387         comments.  Remove member cris_ver_sim.  Add members
 388         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
 389         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
 390         (struct cris_support_reg, struct cris_cond15): New types.
 391         (cris_conds15): Declare.
 392         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
 393         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
 394         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
 395         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
 396         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
 397         SIZE_FIELD_UNSIGNED.
 398
 399 2004-11-04 Jan Beulich  <jbeulich@novell.com>
 400
 401         * i386.h (sldx_Suf): Remove.
 402         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
 403         (q_FP): Define, implying no REX64.
 404         (x_FP, sl_FP): Imply FloatMF.
 405         (i386_optab): Split reg and mem forms of moving from segment registers
 406         so that the memory forms can ignore the 16-/32-bit operand size
 407         distinction. Adjust a few others for Intel mode. Remove *FP uses from
 408         all non-floating-point instructions. Unite 32- and 64-bit forms of
 409         movsx, movzx, and movd. Adjust floating point operations for the above
 410         changes to the *FP macros. Add DefaultSize to floating point control
 411         insns operating on larger memory ranges. Remove left over comments
 412         hinting at certain insns being Intel-syntax ones where the ones
 413         actually meant are already gone.
 414
 415 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
 416
 417         * crx.h: Add COPS_REG_INS - Coprocessor Special register
 418         instruction type.
 419
 420 2004-09-30  Paul Brook  <paul@codesourcery.com>
 421
 422         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
 423         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
 424
 425 2004-09-11  Theodore A. Roth  <troth@openavr.org>
 426
 427         * avr.h: Add support for
 428         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
 429
 430 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
 431
 432         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
 433
 434 2004-08-24  Dmitry Diky  <diwil@spec.ru>
 435
 436         * msp430.h (msp430_opc): Add new instructions.
 437         (msp430_rcodes): Declare new instructions.
 438         (msp430_hcodes): Likewise..
 439
 440 2004-08-13  Nick Clifton  <nickc@redhat.com>
 441
 442         PR/301
 443         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
 444         processors.
 445
 446 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
 447
 448         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
 449
 450 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
 451
 452         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
 453
 454 2004-07-21  Jan Beulich  <jbeulich@novell.com>
 455
 456         * i386.h: Adjust instruction descriptions to better match the
 457         specification.
 458
 459 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
 460
 461         * arm.h: Remove all old content.  Replace with architecture defines
 462         from gas/config/tc-arm.c.
 463
 464 2004-07-09  Andreas Schwab  <schwab@suse.de>
 465
 466         * m68k.h: Fix comment.
 467
 468 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
 469
 470         * crx.h: New file.
 471
 472 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
 473
 474         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
 475
 476 2004-05-24  Peter Barada  <peter@the-baradas.com>
 477
 478         * m68k.h: Add 'size' to m68k_opcode.
 479
 480 2004-05-05  Peter Barada  <peter@the-baradas.com>
 481
 482         * m68k.h: Switch from ColdFire chip name to core variant.
 483
 484 2004-04-22  Peter Barada  <peter@the-baradas.com>
 485
 486         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
 487         descriptions for new EMAC cases.
 488         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
 489         handle Motorola MAC syntax.
 490         Allow disassembly of ColdFire V4e object files.
 491
 492 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
 493
 494         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
 495
 496 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
 497
 498         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
 499
 500 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 501
 502         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
 503
 504 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 505
 506         * i386.h (i386_optab): Added xstore/xcrypt insns.
 507
 508 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 509
 510         * h8300.h (32bit ldc/stc): Add relaxing support.
 511
 512 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
 513
 514         * h8300.h (BITOP): Pass MEMRELAX flag.
 515
 516 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 517
 518         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
 519         except for the H8S.
 520
 521 For older changes see ChangeLog-9103
 522 \f
 523 Local Variables:
 524 mode: change-log
 525 left-margin: 8
 526 fill-column: 74
 527 version-control: never
 528 End: