include/opcode/ChangeLog

   1 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
   2
   3         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
   4
   5 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
   6
   7         * score-inst.h (enum score_insn_type): Add Insn_internal.
   8
   9 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
  10             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
  11             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
  12             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
  13             Alan Modra  <amodra@bigpond.net.au>
  14
  15         * spu-insns.h: New file.
  16         * spu.h: New file.
  17
  18 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
  19
  20         * ppc.h (PPC_OPCODE_CELL): Define.
  21
  22 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
  23
  24         * i386.h :  Modify opcode to support for the change in POPCNT opcode
  25         in amdfam10 architecture.
  26
  27 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
  28
  29         * i386.h: Replace CpuMNI with CpuSSSE3.
  30
  31 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
  32             Joseph Myers  <joseph@codesourcery.com>
  33             Ian Lance Taylor  <ian@wasabisystems.com>
  34             Ben Elliston  <bje@wasabisystems.com>
  35
  36         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
  37
  38 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
  39
  40         * score-datadep.h: New file.
  41         * score-inst.h: New file.
  42
  43 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
  44
  45         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
  46         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
  47         movdq2q and movq2dq.
  48
  49 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
  50            Michael Meissner             <michael.meissner@amd.com>
  51
  52         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
  53
  54 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
  55
  56         * i386.h (i386_optab): Add "nop" with memory reference.
  57
  58 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
  59
  60         * i386.h (i386_optab): Update comment for 64bit NOP.
  61
  62 2006-06-06  Ben Elliston  <bje@au.ibm.com>
  63             Anton Blanchard  <anton@samba.org>
  64
  65         * ppc.h (PPC_OPCODE_POWER6): Define.
  66         Adjust whitespace.
  67
  68 2006-06-05  Thiemo Seufer  <ths@mips.com>
  69
  70         * mips.h: Improve description of MT flags.
  71
  72 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
  73
  74         * m68k.h (mcf_mask): Define.
  75
  76 2006-05-05  Thiemo Seufer  <ths@mips.com>
  77             David Ung  <davidu@mips.com>
  78
  79         * mips.h (enum): Add macro M_CACHE_AB.
  80
  81 2006-05-04  Thiemo Seufer  <ths@mips.com>
  82             Nigel Stephens  <nigel@mips.com>
  83             David Ung  <davidu@mips.com>
  84
  85         * mips.h: Add INSN_SMARTMIPS define.
  86
  87 2006-04-30  Thiemo Seufer  <ths@mips.com>
  88             David Ung  <davidu@mips.com>
  89
  90         * mips.h: Defines udi bits and masks.  Add description of
  91         characters which may appear in the args field of udi
  92         instructions.
  93
  94 2006-04-26  Thiemo Seufer  <ths@networkno.de>
  95
  96         * mips.h: Improve comments describing the bitfield instruction
  97         fields.
  98
  99 2006-04-26  Julian Brown  <julian@codesourcery.com>
 100
 101         * arm.h (FPU_VFP_EXT_V3): Define constant.
 102         (FPU_NEON_EXT_V1): Likewise.
 103         (FPU_VFP_HARD): Update.
 104         (FPU_VFP_V3): Define macro.
 105         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
 106
 107 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
 108
 109         * avr.h (AVR_ISA_PWMx): New.
 110
 111 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
 112
 113         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
 114         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
 115         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
 116         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
 117         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
 118
 119 2006-03-10  Paul Brook  <paul@codesourcery.com>
 120
 121         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
 122
 123 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 124
 125         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
 126         first.  Correct mask of bb "B" opcode.
 127
 128 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
 129
 130         * i386.h (i386_optab): Support Intel Merom New Instructions.
 131
 132 2006-02-24  Paul Brook  <paul@codesourcery.com>
 133
 134         * arm.h: Add V7 feature bits.
 135
 136 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
 137
 138         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
 139
 140 2006-01-31  Paul Brook  <paul@codesourcery.com>
 141         Richard Earnshaw <rearnsha@arm.com>
 142
 143         * arm.h: Use ARM_CPU_FEATURE.
 144         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
 145         (arm_feature_set): Change to a structure.
 146         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
 147         ARM_FEATURE): New macros.
 148
 149 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
 150
 151         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
 152         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
 153         (ADD_PC_INCR_OPCODE): Don't define.
 154
 155 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
 156
 157         PR gas/1874
 158         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
 159
 160 2005-11-14  David Ung  <davidu@mips.com>
 161
 162         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
 163         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
 164         save/restore encoding of the args field.
 165
 166 2005-10-28  Dave Brolley  <brolley@redhat.com>
 167
 168         Contribute the following changes:
 169         2005-02-16  Dave Brolley  <brolley@redhat.com>
 170
 171         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
 172         cgen_isa_mask_* to cgen_bitset_*.
 173         * cgen.h: Likewise.
 174
 175         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
 176
 177         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
 178         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
 179         (CGEN_CPU_TABLE): Make isas a ponter.
 180
 181         2003-09-29  Dave Brolley  <brolley@redhat.com>
 182
 183         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
 184         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
 185         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
 186
 187         2002-12-13  Dave Brolley  <brolley@redhat.com>
 188
 189         * cgen.h (symcat.h): #include it.
 190         (cgen-bitset.h): #include it.
 191         (CGEN_ATTR_VALUE_TYPE): Now a union.
 192         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
 193         (CGEN_ATTR_ENTRY): 'value' now unsigned.
 194         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
 195         * cgen-bitset.h: New file.
 196
 197 2005-09-30  Catherine Moore  <clm@cm00re.com>
 198
 199         * bfin.h: New file.
 200
 201 2005-10-24  Jan Beulich  <jbeulich@novell.com>
 202
 203         * ia64.h (enum ia64_opnd): Move memory operand out of set of
 204         indirect operands.
 205
 206 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 207
 208         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
 209         Add FLAG_STRICT to pa10 ftest opcode.
 210
 211 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 212
 213         * hppa.h (pa_opcodes): Remove lha entries.
 214
 215 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 216
 217         * hppa.h (FLAG_STRICT): Revise comment.
 218         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
 219         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
 220         entries for "fdc".
 221
 222 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 223
 224         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
 225
 226 2005-09-06  Chao-ying Fu  <fu@mips.com>
 227
 228         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
 229         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
 230         define.
 231         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
 232         (INSN_ASE_MASK): Update to include INSN_MT.
 233         (INSN_MT): New define for MT ASE.
 234
 235 2005-08-25  Chao-ying Fu  <fu@mips.com>
 236
 237         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
 238         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
 239         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
 240         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
 241         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
 242         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
 243         instructions.
 244         (INSN_DSP): New define for DSP ASE.
 245
 246 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
 247
 248         * a29k.h: Delete.
 249
 250 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
 251
 252         * ppc.h (PPC_OPCODE_E300): Define.
 253
 254 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
 255
 256         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
 257
 258 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 259
 260         PR gas/336
 261         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
 262         and pitlb.
 263
 264 2005-07-27  Jan Beulich  <jbeulich@novell.com>
 265
 266         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
 267         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
 268         Add movq-s as 64-bit variants of movd-s.
 269
 270 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 271
 272         * hppa.h: Fix punctuation in comment.
 273
 274         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
 275         implicit space-register addressing.  Set space-register bits on opcodes
 276         using implicit space-register addressing.  Add various missing pa20
 277         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
 278         space-register addressing.  Use "fE" instead of "fe" in various
 279         fstw opcodes.
 280
 281 2005-07-18  Jan Beulich  <jbeulich@novell.com>
 282
 283         * i386.h (i386_optab): Operands of aam and aad are unsigned.
 284
 285 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
 286
 287         * i386.h (i386_optab): Support Intel VMX Instructions.
 288
 289 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 290
 291         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
 292
 293 2005-07-05  Jan Beulich  <jbeulich@novell.com>
 294
 295         * i386.h (i386_optab): Add new insns.
 296
 297 2005-07-01  Nick Clifton  <nickc@redhat.com>
 298
 299         * sparc.h: Add typedefs to structure declarations.
 300
 301 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
 302
 303         PR 1013
 304         * i386.h (i386_optab): Update comments for 64bit addressing on
 305         mov. Allow 64bit addressing for mov and movq.
 306
 307 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 308
 309         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
 310         respectively, in various floating-point load and store patterns.
 311
 312 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 313
 314         * hppa.h (FLAG_STRICT): Correct comment.
 315         (pa_opcodes): Update load and store entries to allow both PA 1.X and
 316         PA 2.0 mneumonics when equivalent.  Entries with cache control
 317         completers now require PA 1.1.  Adjust whitespace.
 318
 319 2005-05-19  Anton Blanchard  <anton@samba.org>
 320
 321         * ppc.h (PPC_OPCODE_POWER5): Define.
 322
 323 2005-05-10  Nick Clifton  <nickc@redhat.com>
 324
 325         * Update the address and phone number of the FSF organization in
 326         the GPL notices in the following files:
 327         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
 328         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
 329         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
 330         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
 331         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
 332         tic54x.h, tic80.h, v850.h, vax.h
 333
 334 2005-05-09  Jan Beulich  <jbeulich@novell.com>
 335
 336         * i386.h (i386_optab): Add ht and hnt.
 337
 338 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
 339
 340         * i386.h: Insert hyphens into selected VIA PadLock extensions.
 341         Add xcrypt-ctr.  Provide aliases without hyphens.
 342
 343 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
 344
 345         Moved from ../ChangeLog
 346
 347         2005-04-12  Paul Brook  <paul@codesourcery.com>
 348         * m88k.h: Rename psr macros to avoid conflicts.
 349
 350         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
 351         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
 352         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
 353         and ARM_ARCH_V6ZKT2.
 354
 355         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
 356         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
 357         Remove redundant instruction types.
 358         (struct argument): X_op - new field.
 359         (struct cst4_entry): Remove.
 360         (no_op_insn): Declare.
 361
 362         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
 363         * crx.h (enum argtype): Rename types, remove unused types.
 364
 365         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
 366         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
 367         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
 368         (enum operand_type): Rearrange operands, edit comments.
 369         replace us<N> with ui<N> for unsigned immediate.
 370         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
 371         displacements (respectively).
 372         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
 373         (instruction type): Add NO_TYPE_INS.
 374         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
 375         (operand_entry): New field - 'flags'.
 376         (operand flags): New.
 377
 378         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
 379         * crx.h (operand_type): Remove redundant types i3, i4,
 380         i5, i8, i12.
 381         Add new unsigned immediate types us3, us4, us5, us16.
 382
 383 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
 384
 385         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
 386         adjust them accordingly.
 387
 388 2005-04-01  Jan Beulich  <jbeulich@novell.com>
 389
 390         * i386.h (i386_optab): Add rdtscp.
 391
 392 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
 393
 394         * i386.h (i386_optab): Don't allow the `l' suffix for moving
 395         between memory and segment register. Allow movq for moving between
 396         general-purpose register and segment register.
 397
 398 2005-02-09  Jan Beulich  <jbeulich@novell.com>
 399
 400         PR gas/707
 401         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
 402         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
 403         fnstsw.
 404
 405 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
 406
 407         * m68k.h (m68008, m68ec030, m68882): Remove.
 408         (m68k_mask): New.
 409         (cpu_m68k, cpu_cf): New.
 410         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
 411         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
 412
 413 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
 414
 415         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
 416         * cgen.h (enum cgen_parse_operand_type): Add
 417         CGEN_PARSE_OPERAND_SYMBOLIC.
 418
 419 2005-01-21  Fred Fish  <fnf@specifixinc.com>
 420
 421         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
 422         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
 423         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
 424
 425 2005-01-19  Fred Fish  <fnf@specifixinc.com>
 426
 427         * mips.h (struct mips_opcode): Add new pinfo2 member.
 428         (INSN_ALIAS): New define for opcode table entries that are
 429         specific instances of another entry, such as 'move' for an 'or'
 430         with a zero operand.
 431         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
 432         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
 433
 434 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
 435
 436         * mips.h (CPU_RM9000): Define.
 437         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
 438
 439 2004-11-25 Jan Beulich  <jbeulich@novell.com>
 440
 441         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
 442         to/from test registers are illegal in 64-bit mode. Add missing
 443         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
 444         (previously one had to explicitly encode a rex64 prefix). Re-enable
 445         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
 446         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
 447
 448 2004-11-23 Jan Beulich  <jbeulich@novell.com>
 449
 450         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
 451         available only with SSE2. Change the MMX additions introduced by SSE
 452         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
 453         instructions by their now designated identifier (since combining i686
 454         and 3DNow! does not really imply 3DNow!A).
 455
 456 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
 457
 458         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
 459         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
 460
 461 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
 462             Vineet Sharma      <vineets@noida.hcltech.com>
 463
 464         * maxq.h: New file: Disassembly information for the maxq port.
 465
 466 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
 467
 468         * i386.h (i386_optab): Put back "movzb".
 469
 470 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
 471
 472         * cris.h (enum cris_insn_version_usage): Tweak formatting and
 473         comments.  Remove member cris_ver_sim.  Add members
 474         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
 475         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
 476         (struct cris_support_reg, struct cris_cond15): New types.
 477         (cris_conds15): Declare.
 478         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
 479         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
 480         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
 481         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
 482         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
 483         SIZE_FIELD_UNSIGNED.
 484
 485 2004-11-04 Jan Beulich  <jbeulich@novell.com>
 486
 487         * i386.h (sldx_Suf): Remove.
 488         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
 489         (q_FP): Define, implying no REX64.
 490         (x_FP, sl_FP): Imply FloatMF.
 491         (i386_optab): Split reg and mem forms of moving from segment registers
 492         so that the memory forms can ignore the 16-/32-bit operand size
 493         distinction. Adjust a few others for Intel mode. Remove *FP uses from
 494         all non-floating-point instructions. Unite 32- and 64-bit forms of
 495         movsx, movzx, and movd. Adjust floating point operations for the above
 496         changes to the *FP macros. Add DefaultSize to floating point control
 497         insns operating on larger memory ranges. Remove left over comments
 498         hinting at certain insns being Intel-syntax ones where the ones
 499         actually meant are already gone.
 500
 501 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
 502
 503         * crx.h: Add COPS_REG_INS - Coprocessor Special register
 504         instruction type.
 505
 506 2004-09-30  Paul Brook  <paul@codesourcery.com>
 507
 508         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
 509         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
 510
 511 2004-09-11  Theodore A. Roth  <troth@openavr.org>
 512
 513         * avr.h: Add support for
 514         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
 515
 516 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
 517
 518         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
 519
 520 2004-08-24  Dmitry Diky  <diwil@spec.ru>
 521
 522         * msp430.h (msp430_opc): Add new instructions.
 523         (msp430_rcodes): Declare new instructions.
 524         (msp430_hcodes): Likewise..
 525
 526 2004-08-13  Nick Clifton  <nickc@redhat.com>
 527
 528         PR/301
 529         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
 530         processors.
 531
 532 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
 533
 534         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
 535
 536 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
 537
 538         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
 539
 540 2004-07-21  Jan Beulich  <jbeulich@novell.com>
 541
 542         * i386.h: Adjust instruction descriptions to better match the
 543         specification.
 544
 545 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
 546
 547         * arm.h: Remove all old content.  Replace with architecture defines
 548         from gas/config/tc-arm.c.
 549
 550 2004-07-09  Andreas Schwab  <schwab@suse.de>
 551
 552         * m68k.h: Fix comment.
 553
 554 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
 555
 556         * crx.h: New file.
 557
 558 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
 559
 560         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
 561
 562 2004-05-24  Peter Barada  <peter@the-baradas.com>
 563
 564         * m68k.h: Add 'size' to m68k_opcode.
 565
 566 2004-05-05  Peter Barada  <peter@the-baradas.com>
 567
 568         * m68k.h: Switch from ColdFire chip name to core variant.
 569
 570 2004-04-22  Peter Barada  <peter@the-baradas.com>
 571
 572         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
 573         descriptions for new EMAC cases.
 574         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
 575         handle Motorola MAC syntax.
 576         Allow disassembly of ColdFire V4e object files.
 577
 578 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
 579
 580         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
 581
 582 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
 583
 584         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
 585
 586 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 587
 588         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
 589
 590 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 591
 592         * i386.h (i386_optab): Added xstore/xcrypt insns.
 593
 594 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 595
 596         * h8300.h (32bit ldc/stc): Add relaxing support.
 597
 598 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
 599
 600         * h8300.h (BITOP): Pass MEMRELAX flag.
 601
 602 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 603
 604         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
 605         except for the H8S.
 606
 607 For older changes see ChangeLog-9103
 608 \f
 609 Local Variables:
 610 mode: change-log
 611 left-margin: 8
 612 fill-column: 74
 613 version-control: never
 614 End: