opcodes/ChangeLog

   1 2023-01-03  Nick Clifton  <nickc@redhat.com>
   2
   3         * po/de.po: Updated German translation.
   4         * po/ro.po: Updated Romainian translation.
   5         * po/uk.po: Updated Ukrainian translation.
   6
   7 2022-12-31  Nick Clifton  <nickc@redhat.com>
   8
   9         * 2.40 branch created.
  10
  11 2022-11-22  Shahab Vahedi  <shahab@synopsys.com>
  12
  13         * arc-regs.h: Change isa_config address to 0xc1.
  14         isa_config exists for ARC700 and ARCV2 and not ARCALL.
  15
  16 2022-10-31  Yoshinori Sato  <ysato@users.sourceforge.jp>
  17
  18         * rx-decode.opc: Switch arguments of the MVTACGU insn.
  19         * rx-decode.c: Regenerate.
  20
  21 2022-09-22  Yoshinori Sato  <ysato@users.sourceforge.jp>
  22
  23         * sh-dis.c (print_insn_sh): Enforce bit7 of LDC Rm,Rn_BANK and STC
  24         Rm_BANK,Rn is always 1.
  25
  26 2022-07-21  Peter Bergner  <bergner@linux.ibm.com>
  27
  28         * ppc-opc.c (XACC_MASK, XX3ACC_MASK): New defines.
  29         (P_GER_MASK, xxmfacc, xxmtacc, xxsetaccz, xvi8ger4pp, xvi8ger4,
  30         xvf16ger2pp, xvf16ger2, xvf32gerpp, xvf32ger, xvi4ger8pp, xvi4ger8,
  31         xvi16ger2spp, xvi16ger2s, xvbf16ger2pp, xvbf16ger2, xvf64gerpp,
  32         xvf64ger, xvi16ger2, xvf16ger2np, xvf32gernp, xvi8ger4spp, xvi16ger2pp,
  33         xvbf16ger2np, xvf64gernp, xvf16ger2pn, xvf32gerpn, xvbf16ger2pn,
  34         xvf64gerpn, xvf16ger2nn, xvf32gernn, xvbf16ger2nn, xvf64gernn: Use them.
  35
  36 2022-07-18  Claudiu Zissulescu  <claziss@synopsys.com>
  37
  38         * disassemble.c (disassemble_init_for_target): Set
  39         created_styled_output for ARC based targets.
  40         * arc-dis.c (find_format_from_table): Use fprintf_styled_ftype
  41         instead of fprintf_ftype throughout.
  42         (find_format): Likewise.
  43         (print_flags): Likewise.
  44         (print_insn_arc): Likewise.
  45
  46 2022-07-08  Nick Clifton  <nickc@redhat.com>
  47
  48         * 2.39 branch created.
  49
  50 2022-07-04  Marcus Nilsson  <brainbomb@gmail.com>
  51
  52         * disassemble.c: (disassemble_init_for_target): Set
  53         created_styled_output for AVR based targets.
  54         * avr-dis.c: (print_insn_avr): Use fprintf_styled_ftype
  55         instead of fprintf_ftype throughout.
  56         (avr_operand): Pass in and fill disassembler_style when
  57         parsing operands.
  58
  59 2022-04-07  Andreas Krebbel  <krebbel@linux.ibm.com>
  60
  61         * s390-mkopc.c (main): Enable z16 as CPU string in the opcode
  62         table.
  63
  64 2022-03-16  Simon Marchi  <simon.marchi@efficios.com>
  65
  66         * configure.ac: Handle bfd_amdgcn_arch.
  67         * configure: Re-generate.
  68
  69 2022-03-06  Sagar Patel  <sagarmp@cs.unc.edu>
  70             Maciej W. Rozycki  <macro@orcam.me.uk>
  71
  72         * mips-opc.c (mips_builtin_opcodes): Fix INSN2_ALIAS annotation
  73         for "bal", "beqz", "beqzl", "bnez" and "bnezl" instructions.
  74         * micromips-opc.c (micromips_opcodes): Likewise for "beqz" and
  75         "bnez" instructions.
  76
  77 2022-02-17  Nick Clifton  <nickc@redhat.com>
  78
  79         * po/sr.po: Updated Serbian translation.
  80
  81 2022-02-14  Sergei Trofimovich  <siarheit@google.com>
  82
  83         * microblaze-opcm.h: Renamed 'fsqrt' to 'microblaze_fsqrt'.
  84         * microblaze-opc.h: Follow 'fsqrt' rename.
  85
  86 2022-01-24  Nick Clifton  <nickc@redhat.com>
  87
  88         * po/ro.po: Updated Romanian translation.
  89         * po/uk.po: Updated Ukranian translation.
  90
  91 2022-01-22  Nick Clifton  <nickc@redhat.com>
  92
  93         * configure: Regenerate.
  94         * po/opcodes.pot: Regenerate.
  95
  96 2022-01-22  Nick Clifton  <nickc@redhat.com>
  97
  98         * 2.38 release branch created.
  99
 100 2022-01-17  Nick Clifton  <nickc@redhat.com>
 101
 102         * Makefile.in: Regenerate.
 103         * po/opcodes.pot: Regenerate.
 104
 105 2021-12-02  Marcus Nilsson  <brainbomb@gmail.com>
 106
 107         * avr-dis.c (avr_operand); Pass in disassemble_info and fill
 108         in insn_type on branching instructions.
 109
 110 2021-11-25  Andrew Burgess  <aburgess@redhat.com>
 111             Simon Cook  <simon.cook@embecosm.com>
 112
 113         * riscv-dis.c (enum riscv_option_arg_t): New enum typedef.
 114         (riscv_options): New static global.
 115         (disassembler_options_riscv): New function.
 116         (print_riscv_disassembler_options): Rewrite to use
 117         disassembler_options_riscv.
 118
 119 2021-11-25  Nick Clifton  <nickc@redhat.com>
 120
 121         PR 28614
 122         * aarch64-asm.c: Replace assert(0) with real code.
 123         * aarch64-dis.c: Likewise.
 124         * aarch64-opc.c: Likewise.
 125
 126 2021-11-25  Nick Clifton  <nickc@redhat.com>
 127
 128         * po/fr.po; Updated French translation.
 129
 130 2021-10-27  Maciej W. Rozycki  <macro@embecosm.com>
 131
 132         * Makefile.am: Remove obsolete comment.
 133         * configure.ac: Refer `libbfd.la' to link shared BFD library
 134         except for Cygwin.
 135         * Makefile.in: Regenerate.
 136         * configure: Regenerate.
 137
 138 2021-09-27  Nick Alcock  <nick.alcock@oracle.com>
 139
 140         * configure: Regenerate.
 141
 142 2021-09-25  Peter Bergner  <bergner@linux.ibm.com>
 143
 144         * ppc-opc.c (powerpc_opcodes) <mfppr, mfppr32, mtppr, mtppr32>: Enable
 145         on POWER5 and later.
 146
 147 2021-09-20  Andrew Burgess  <andrew.burgess@embecosm.com>
 148
 149         * riscv-dis.c (riscv_disassemble_insn): Print a .%dbyte opcode
 150         before an unknown instruction, '%d' is replaced with the
 151         instruction length.
 152
 153 2021-09-02  Nick Clifton  <nickc@redhat.com>
 154
 155         PR 28292
 156         * v850-opc.c (D16): Use BFD_RELOC_V850_LO16_SPLIT_OFFSET in place
 157         of BFD_RELOC_16.
 158
 159 2021-08-17  Shahab Vahedi <shahab@synopsys.com>
 160
 161         * arc-regs.h (DEF): Fix the register numbers.
 162
 163 2021-08-10  Nick Clifton  <nickc@redhat.com>
 164
 165         * po/sr.po: Updated Serbian translation.
 166
 167 2021-07-26  Chenghua Xu  <xuchenghua@loongson.cn>
 168
 169         * mips-dis.c (mips_arch_choices): Correct gs264e bfd_mach.
 170
 171 2021-06-07  Andreas Krebbel  <krebbel@linux.ibm.com>
 172
 173         * s390-opc.txt: Add qpaci.
 174
 175 2021-07-03  Nick Clifton  <nickc@redhat.com>
 176
 177         * configure: Regenerate.
 178         * po/opcodes.pot: Regenerate.
 179
 180 2021-07-03  Nick Clifton  <nickc@redhat.com>
 181
 182         * 2.37 release branch created.
 183
 184 2021-07-02  Alan Modra  <amodra@gmail.com>
 185
 186         * nds32-dis.c (nds32_find_reg_keyword): Constify arg and return.
 187         (nds32_parse_audio_ext, nds32_parse_opcode): Constify psys_reg.
 188         (nds32_field_table, nds32_opcode_table, nds32_keyword_table),
 189         (nds32_opcodes, nds32_operand_fields, nds32_keywords),
 190         (nds32_keyword_gpr): Move declarations to..
 191         * nds32-asm.h: ..here, constifying to match definitions.
 192
 193 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 194
 195         * Makefile.am (GUILE): New variable.
 196         (CGEN): Use $(GUILE).
 197         * Makefile.in: Regenerate.
 198
 199 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 200
 201         * mep-asm.c (macros): Mark static & const.
 202         (lookup_macro): Change return & m to const.
 203         (expand_macro): Change mac to const.
 204         (expand_string): Change pmacro to const.
 205
 206 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 207
 208         * nds32-asm.c (operand_fields): Rename to ...
 209         (nds32_operand_fields): ... this.
 210         (keyword_gpr): Rename to ...
 211         (nds32_keyword_gpr): ... this.
 212         (keyword_usr, keyword_dxr, keyword_sr, keyword_cp, keyword_cpr,
 213         keyword_fsr, keyword_fdr, keyword_abdim, keyword_abm,
 214         keyword_dpref_st, keyword_cctl_lv, keyword_standby_st,
 215         keyword_msync_st, keyword_im5_i, keyword_im5_m, keyword_accumulator,
 216         keyword_aridx, keyword_aridx2, keyword_aridxi, keyword_aridxi_mx):
 217         Mark static.
 218         (keywords): Rename to ...
 219         (nds32_keywords): ... this.
 220         * nds32-dis.c: Rename operand_fields to nds32_operand_fields,
 221         keywords to nds32_keywords, and keyword_gpr to nds32_keyword_gpr.
 222
 223 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 224
 225         * z80-dis.c (opc_ed): Make const.
 226         (pref_ed): Make p const.
 227
 228 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 229
 230         * microblaze-dis.c (get_field_special): Make op const.
 231         (read_insn_microblaze): Make opr & op const.  Rename opcodes to
 232         microblaze_opcodes.
 233         (print_insn_microblaze): Make op & pop const.
 234         (get_insn_microblaze): Make op const.  Rename opcodes to
 235         microblaze_opcodes.
 236         (microblaze_get_target_address): Likewise.
 237         * microblaze-opc.h (struct op_code_struct): Make const.
 238         Rename opcodes to microblaze_opcodes.
 239
 240 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 241
 242         * aarch64-gen.c (aarch64_opcode_table): Add const.
 243         * aarch64-tbl.h (aarch64_opcode_table): Likewise.
 244
 245 2021-06-22  Andrew Burgess  <andrew.burgess@embecosm.com>
 246
 247         * cgen-dis.c (count_decodable_bits): Use __builtin_popcount when
 248         available.
 249
 250 2021-06-22  Alan Modra  <amodra@gmail.com>
 251
 252         * pj-dis.c (print_insn_pj): Don't print trailing tab.  Do
 253         print separator for pcrel insns.
 254
 255 2021-06-19  Alan Modra  <amodra@gmail.com>
 256
 257         * vax-dis.c (print_insn_vax): Avoid pointer overflow.
 258
 259 2021-06-19  Alan Modra  <amodra@gmail.com>
 260
 261         * tic30-dis.c (get_register_operand): Don't ask strncpy to fill
 262         entire buffer.
 263
 264 2021-06-17  Alan Modra  <amodra@gmail.com>
 265
 266         * ppc-opc.c (powerpc_opcodes): Move cell db*cyc to proper location
 267         in table.
 268
 269 2021-06-03  Alan Modra  <amodra@gmail.com>
 270
 271         PR 1202
 272         * mcore-dis.c (print_insn_mcore): Correct loopt disassembly.
 273         Use unsigned int for inst.
 274
 275 2021-06-02  Shahab Vahedi  <shahab@synopsys.com>
 276
 277         * arc-dis.c (arc_option_arg_t): New enumeration.
 278         (arc_options): New variable.
 279         (disassembler_options_arc): New function.
 280         (print_arc_disassembler_options): Reimplement in terms of
 281         "disassembler_options_arc".
 282
 283 2021-05-29  Alan Modra  <amodra@gmail.com>
 284
 285         * ppc-dis.c (lookup_powerpc): Test deprecated field when -Many.
 286         Don't special case PPC_OPCODE_RAW.
 287         (lookup_prefix): Likewise.
 288         (lookup_vle, lookup_spe2): Similarly.  Add dialect parameter and..
 289         (print_insn_powerpc): ..update caller.
 290         * ppc-opc.c (EXT): Define.
 291         (powerpc_opcodes): Mark extended mnemonics with EXT.
 292         (prefix_opcodes, vle_opcodes): Likewise.
 293         (XISEL, XISEL_MASK): Add cr field and simplify.
 294         (powerpc_opcodes): Use XISEL with extended isel mnemonics and sort
 295         all isel variants to where the base mnemonic belongs.  Sort dstt,
 296         dststt and dssall.
 297
 298 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 299
 300         * mips-opc.c (mips_builtin_opcodes): Reorder legacy COP0, COP2,
 301         COP3 opcode instructions.
 302
 303 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 304
 305         * mips-opc.c (mips_builtin_opcodes): Update exclusion list for
 306         "ldc2", "ldc3", "lwc0", "lwc2", "lwc3", "sdc2", "sdc3", "swc0",
 307         "swc2", "swc3", "cfc0", "ctc0", "bc2f", "bc2fl", "bc2t",
 308         "bc2tl", "cfc2", "ctc2", "dmfc2", "dmtc2", "mfc2", "mtc2",
 309         "bc3f", "bc3fl", "bc3t", "bc3tl", "cfc3", "ctc3", "mfc3",
 310         "mtc3", "bc0f", "bc0fl", "bc0t", "bc0tl", "rfe", "c2", "c3",
 311         "cop2", and "cop3" entries.
 312
 313 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 314
 315         * mips-opc.c (mips_builtin_opcodes): Remove "dmfc3" and "dmtc3"
 316         entries and associated comments.
 317
 318 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 319
 320         * mips-opc.c (mips_builtin_opcodes): Move the "rfe" entry ahead
 321         of "c0".
 322
 323 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 324
 325         * mips-dis.c (mips_cp1_names_mips): New variable.
 326         (mips_arch_choices): Use it rather than `mips_cp1_names_numeric'
 327         for "r3000", "r4000", "r4010", "vr4100", "vr4111", "vr4120",
 328         "r4300", "r4400", "r4600", "r4650", "r5000", "vr5400", "vr5500",
 329         "r5900", "r6000", "rm7000", "rm9000", "r8000", "r10000",
 330         "r12000", "r14000", "r16000", "mips5", "loongson2e", and
 331         "loongson2f".
 332
 333 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 334
 335         * mips-dis.c (print_reg) <OP_REG_COPRO>: Move control register
 336         handling code over to...
 337         <OP_REG_CONTROL>: ... this new case.
 338         * mips-opc.c (decode_mips_operand) <'g', 'y'>: New cases.
 339         (mips_builtin_opcodes): Update "cfc1", "ctc1", "cttc1", "cttc2",
 340         "cfc0", "ctc0", "cfc2", "ctc2", "cfc3", and "ctc3" entries
 341         replacing the `G' operand code with `g'.  Update "cftc1" and
 342         "cftc2" entries replacing the `E' operand code with `y'.
 343         * micromips-opc.c (decode_micromips_operand) <'g'>: New case.
 344         (micromips_opcodes): Update "cfc1", "cfc2", "ctc1", and "ctc2"
 345         entries replacing the `G' operand code with `g'.
 346
 347 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 348
 349         * mips-dis.c (mips_cp0_names_r3900): New variable.
 350         (mips_arch_choices): Use it rather than `mips_cp0_names_numeric'
 351         for "r3900".
 352
 353 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 354
 355         * mips-opc.c (mips_builtin_opcodes): Switch "cttc2", "mttc2",
 356         and "mtthc2" to using the `G' rather than `g' operand code for
 357         the coprocessor control register referred.
 358
 359 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 360
 361         * micromips-opc.c (micromips_opcodes): Swap the two "dmtc1"
 362         entries with each other.
 363
 364 2021-05-27  Peter Bergner  <bergner@linux.ibm.com>
 365
 366         * ppc-opc.c (powerpc_opcodes) <xxmr, xxlnot>: New extended mnemonics.
 367
 368 2021-05-25  Alan Modra  <amodra@gmail.com>
 369
 370         * cris-desc.c: Regenerate.
 371         * cris-desc.h: Regenerate.
 372         * cris-opc.h: Regenerate.
 373         * po/POTFILES.in: Regenerate.
 374
 375 2021-05-24  Mike Frysinger  <vapier@gentoo.org>
 376
 377         * Makefile.am (HFILES): Add cris-desc.h & cris-opc.h.
 378         (TARGET_LIBOPCODES_CFILES): Add cris-desc.c.
 379         (CGEN_CPUS): Add cris.
 380         (CRIS_DEPS): Define.
 381         (stamp-cris): New rule.
 382         * cgen.sh: Handle desc action.
 383         * configure.ac (bfd_cris_arch): Add cris-desc.lo.
 384         * Makefile.in, configure: Regenerate.
 385
 386 2021-05-18  Job Noorman  <mtvec@pm.me>
 387
 388         PR 27814
 389         * riscv-dis.c (riscv_get_disassembler): Get elf attributes only for
 390         the elf objects.
 391
 392 2021-05-17  Alex Coplan  <alex.coplan@arm.com>
 393
 394         * arm-dis.c (mve_opcodes): Fix disassembly of
 395         MVE_VMOV2_GP_TO_VEC_LANE when idx == 1.
 396         (is_mve_encoding_conflict): MVE vector loads should not match
 397         when P = W = 0.
 398         (is_mve_unpredictable): It's not unpredictable to use the same
 399         source register twice (for MVE_VMOV2_GP_TO_VEC_LANE).
 400
 401 2021-05-11  Nick Clifton  <nickc@redhat.com>
 402
 403         PR 27840
 404         * tic30-dis.c (print_insn_tic30): Prevent attempts to read beyond
 405         the end of the code buffer.
 406
 407 2021-05-06  Stafford Horne  <shorne@gmail.com>
 408
 409         PR 21464
 410         * or1k-asm.c: Regenerate.
 411
 412 2021-05-01  Max Filippov  <jcmvbkbc@gmail.com>
 413
 414         * xtensa-dis.c (print_insn_xtensa): Fill in info->insn_type and
 415         info->insn_info_valid.
 416
 417 2021-04-26  Jan Beulich  <jbeulich@suse.com>
 418
 419         * i386-opc.tbl (lea): Add Optimize.
 420         * opcodes/i386-tbl.h: Re-generate.
 421
 422 2020-04-23  Max Filippov  <jcmvbkbc@gmail.com>
 423
 424         * xtensa-dis.c (print_xtensa_operand): For PC-relative operand
 425         of l32r fetch and display referenced literal value.
 426
 427 2021-04-23  Max Filippov  <jcmvbkbc@gmail.com>
 428
 429         * xtensa-dis.c (print_insn_xtensa): Set info->bytes_per_chunk
 430         to 4 for literal disassembly.
 431
 432 2021-04-19  Przemyslaw Wirkus  <przemyslaw.wirkus@arm.com>
 433
 434         * aarch64-opc.c: Add new registers (RPAOS, RPALOS, PAALLOS, PAALL) support
 435         for TLBI instruction.
 436
 437 2021-04-19  Przemyslaw Wirkus  <przemyslaw.wirkus@arm.com>
 438
 439         * aarch64-opc.c: Add new register (CIPAPA, CIGDPAPA) support for
 440         DC instruction.
 441
 442 2021-04-19  Jan Beulich  <jbeulich@suse.com>
 443
 444         * aarch64-asm.c (encode_asimd_fcvt): Add initializer for
 445         "qualifier".
 446         (convert_mov_to_movewide): Add initializer for "value".
 447
 448 2021-04-16  Przemyslaw Wirkus  <przemyslaw.wirkus@arm.com>
 449
 450         * aarch64-opc.c: Add RME system registers.
 451
 452 2021-04-16  Lifang Xia <lifang_xia@c-sky.com>
 453
 454         * riscv-opc.c (riscv_opcodes): New insn alias for addi. Compress
 455         "addi d,CV,z" to "c.mv d,CV".
 456
 457 2021-04-12  Alan Modra  <amodra@gmail.com>
 458
 459         * configure.ac (--enable-checking): Add support.
 460         * config.in: Regenerate.
 461         * configure: Regenerate.
 462
 463 2021-04-09  Tejas Belagod  <tejas.belagod@arm.com>
 464
 465         * aarch64-tbl.h (struct aarch64_opcode aarch64_opcode_table): Reclassify
 466         LD64/ST64 instructions to lse_atomic instead of ldstexcl.
 467
 468 2021-04-09  Alan Modra  <amodra@gmail.com>
 469
 470         * ppc-dis.c (struct dis_private): Add "special".
 471         (POWERPC_DIALECT): Delete.  Replace uses with..
 472         (private_data): ..this.  New inline function.
 473         (disassemble_init_powerpc): Init "special" names.
 474         (skip_optional_operands): Add is_pcrel arg, set when detecting R
 475         field of prefix instructions.
 476         (bsearch_reloc, print_got_plt): New functions.
 477         (print_insn_powerpc): For pcrel instructions, print target address
 478         and symbol if known, and decode plt and got loads too.
 479
 480 2021-04-08  Alan Modra  <amodra@gmail.com>
 481
 482         PR 27684
 483         * ppc-opc.c (powerpc_opcodes): Correct usprg typos, add mfpir.
 484
 485 2021-04-08  Alan Modra  <amodra@gmail.com>
 486
 487         PR 27676
 488         * ppc-opc.c (DCBT_EO): Move earlier.
 489         (insert_thct, extract_thct, insert_thds, extract_thds): New functions.
 490         (powerpc_operands): Add THCT and THDS entries.
 491         (powerpc_opcodes): Add dcbtstct, dcbtstds, dcbna, dcbtct, dcbtds.
 492
 493 2021-04-06  Alan Modra  <amodra@gmail.com>
 494
 495         * dis-buf.c (generic_symbol_at_address): Return symbol* NULL.
 496         * s12z-dis.c (decode_possible_symbol): Use symbol returned from
 497         symbol_at_address_func.
 498
 499 2021-04-05  Alan Modra  <amodra@gmail.com>
 500
 501         * configure.ac: Don't check for limits.h, string.h, strings.h or
 502         stdlib.h.
 503         (AC_ISC_POSIX): Don't invoke.
 504         * sysdep.h: Include stdlib.h and string.h unconditionally.
 505         * i386-opc.h: Include limits.h unconditionally.
 506         * wasm32-dis.c: Likewise.
 507         * cgen-opc.c: Don't include alloca-conf.h.
 508         * config.in: Regenerate.
 509         * configure: Regenerate.
 510
 511 2021-04-01  Martin Liska  <mliska@suse.cz>
 512
 513         * arm-dis.c (strneq): Remove strneq and use startswith.
 514         * cr16-dis.c (print_insn_cr16): Likewise.
 515         * score-dis.c (streq): Likewise.
 516         (strneq): Likewise.
 517         * score7-dis.c (strneq): Likewise.
 518
 519 2021-04-01  Alan Modra  <amodra@gmail.com>
 520
 521         PR 27675
 522         * ppc-opc.c (powerpc_opcodes): Add mfummcr2 and mfmmcr2.
 523
 524 2021-03-31  Alan Modra  <amodra@gmail.com>
 525
 526         * sysdep.h (POISON_BFD_BOOLEAN): Define.
 527         * aarch64-asm-2.c, * aarch64-asm.c, * aarch64-asm.h,
 528         * aarch64-dis-2.c, * aarch64-dis.c, * aarch64-dis.h,
 529         * aarch64-gen.c, * aarch64-opc.c, * aarch64-opc.h, * arc-dis.c,
 530         * arc-dis.h, * arc-fxi.h, * arc-opc.c, * arm-dis.c, * bfin-dis.c,
 531         * cris-dis.c, * csky-dis.c, * csky-opc.h, * dis-buf.c,
 532         * disassemble.c, * frv-opc.c, * frv-opc.h, * h8300-dis.c,
 533         * i386-dis.c, * m68k-dis.c, * metag-dis.c, * microblaze-dis.c,
 534         * microblaze-dis.h, * micromips-opc.c, * mips-dis.c,
 535         * mips-formats.h, * mips-opc.c, * mips16-opc.c, * mmix-dis.c,
 536         * msp430-dis.c, * nds32-dis.c, * nfp-dis.c, * nios2-dis.c,
 537         * ppc-dis.c, * riscv-dis.c, * score-dis.c, * score7-dis.c,
 538         * tic6x-dis.c, * v850-dis.c, * vax-dis.c, * wasm32-dis.c,
 539         * xtensa-dis.c: Replace bfd_boolean with bool, FALSE with false,
 540         and TRUE with true throughout.
 541
 542 2021-03-31  Alan Modra  <amodra@gmail.com>
 543
 544         * aarch64-dis.c: Include stdint.h in place of bfd_stdint.h.
 545         * aarch64-dis.h: Likewise.
 546         * aarch64-opc.c: Likewise.
 547         * avr-dis.c: Likewise.
 548         * csky-dis.c: Likewise.
 549         * nds32-asm.c: Likewise.
 550         * nds32-dis.c: Likewise.
 551         * nfp-dis.c: Likewise.
 552         * riscv-dis.c: Likewise.
 553         * s12z-dis.c: Likewise.
 554         * wasm32-dis.c: Likewise.
 555
 556 2021-03-30  Jan Beulich  <jbeulich@suse.com>
 557
 558         * i386-opc.c (cs, ds, ss, es, fs, gs): Delete.
 559         (i386_seg_prefixes): New.
 560         * i386-opc.h (cs, ds, ss, es, fs, gs): Delete.
 561         (i386_seg_prefixes): Declare.
 562
 563 2021-03-30  Jan Beulich  <jbeulich@suse.com>
 564
 565         * i386-opc.h (REGNAM_AL, REGNAM_AX, REGNAM_EAX): Delete.
 566
 567 2021-03-30  Jan Beulich  <jbeulich@suse.com>
 568
 569         * i386-opc.h (REGNAM_AL, REGNAM_AX, REGNAM_EAX): Adjust values.
 570         * i386-reg.tbl (st): Move down.
 571         (st(0)): Delete. Extend comment.
 572         * i386-tbl.h: Re-generate.
 573
 574 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 575
 576         * i386-opc.tbl (movq, movabs): Move next to mov counterparts.
 577         (cmpsd): Move next to cmps.
 578         (movsd): Move next to movs.
 579         (cmpxchg16b): Move to separate section.
 580         (fisttp, fisttpll): Likewise.
 581         (monitor, mwait): Likewise.
 582         * i386-tbl.h: Re-generate.
 583
 584 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 585
 586         * i386-opc.tbl (psadbw): Add <sse2:comm>.
 587         (vpsadbw): Add C.
 588         * i386-tbl.h: Re-generate.
 589
 590 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 591
 592         * i386-opc.tbl (mmx, sse, sse2, sse3, ssse3, sse41, sse42, aes,
 593         pclmul, gfni): New templates. Use them wherever possible. Move
 594         SSE4.1 pextrw into respective section.
 595         * i386-tbl.h: Re-generate.
 596
 597 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 598
 599         * i386-gen.c (output_i386_opcode): Widen type of "opcode". Use
 600         strtoull(). Bump upper loop bound. Widen masks. Sanity check
 601         "length".
 602         * i386-opc.tbl (Prefix_0X66, Prefix_0XF2, Prefix_0XF3): Delete.
 603         Convert all of their uses to representation in opcode.
 604
 605 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 606
 607         * i386-opc.h (struct insn_template): Shrink base_opcode to 16
 608         bits. Shrink extension_opcode to 9 bits. Make it signed. Change
 609         value of None. Shrink operands to 3 bits.
 610
 611 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 612
 613         * i386-gen.c (process_i386_opcode_modifier): New parameter
 614         "space".
 615         (output_i386_opcode): New local variable "space". Adjust
 616         process_i386_opcode_modifier() invocation.
 617         (process_i386_opcodes): Adjust process_i386_opcode_modifier()
 618         invocation.
 619         * i386-tbl.h: Re-generate.
 620
 621 2021-03-29  Alan Modra  <amodra@gmail.com>
 622
 623         * aarch64-opc.c (vector_qualifier_p): Simplify boolean expression.
 624         (fp_qualifier_p, get_data_pattern): Likewise.
 625         (aarch64_get_operand_modifier_from_value): Likewise.
 626         (aarch64_extend_operator_p, aarch64_shift_operator_p): Likewise.
 627         (operand_variant_qualifier_p): Likewise.
 628         (qualifier_value_in_range_constraint_p): Likewise.
 629         (aarch64_get_qualifier_esize): Likewise.
 630         (aarch64_get_qualifier_nelem): Likewise.
 631         (aarch64_get_qualifier_standard_value): Likewise.
 632         (get_lower_bound, get_upper_bound): Likewise.
 633         (aarch64_find_best_match, match_operands_qualifier): Likewise.
 634         (aarch64_print_operand): Likewise.
 635         * aarch64-opc.h (operand_has_inserter, operand_has_extractor): Likewise.
 636         (operand_need_sign_extension, operand_need_shift_by_two): Likewise.
 637         (operand_need_shift_by_four, operand_maybe_stack_pointer): Likewise.
 638         * arm-dis.c (print_insn_mve, print_insn_thumb32): Likewise.
 639         * tic6x-dis.c (tic6x_check_fetch_packet_header): Likewise.
 640         (print_insn_tic6x): Likewise.
 641
 642 2021-03-29  Alan Modra  <amodra@gmail.com>
 643
 644         * arc-dis.c (extract_operand_value): Correct NULL cast.
 645         * frv-opc.h: Regenerate.
 646
 647 2021-03-26  Jan Beulich  <jbeulich@suse.com>
 648
 649         * i386-opc.tbl (movq): Add CpuSSE2 to SSE2 form. Add CpuMMX to
 650         MMX form.
 651         * i386-tbl.h: Re-generate.
 652
 653 2021-03-25  Abid Qadeer  <abidh@codesourcery.com>
 654
 655         * nios2-dis.c (nios2_print_insn_arg): Fix sign extension of
 656         immediate in br.n instruction.
 657
 658 2021-03-25  Jan Beulich  <jbeulich@suse.com>
 659
 660         * i386-dis.c (XMGatherD, VexGatherD): New.
 661         (vex_table): Use VexGatherD for vpgatherd* and vgatherdp*.
 662         (print_insn): Check masking for S/G insns.
 663         (OP_E_memory): New local variable check_gather. Extend mandatory
 664         SIB check. Check register conflicts for (EVEX-encoded) gathers.
 665         Extend check for disallowed 16-bit addressing.
 666         (OP_VEX): New local variables modrm_reg and sib_index. Convert
 667         if()s to switch(). Check register conflicts for (VEX-encoded)
 668         gathers. Drop no longer reachable cases.
 669         * i386-dis-evex.h (evex_table): Use XMGatherD for vpgatherd* and
 670         vgatherdp*.
 671
 672 2021-03-25  Jan Beulich  <jbeulich@suse.com>
 673
 674         * i386-dis.c (print_insn): Mark as bad EVEX encodings specifying
 675         zeroing-masking without masking.
 676
 677 2021-03-25  Jan Beulich  <jbeulich@suse.com>
 678
 679         * i386-opc.tbl (invlpgb): Fix multi-operand form.
 680         (pvalidate, rmpupdate, rmpadjust): Add multi-operand forms. Mark
 681         single-operand forms as deprecated.
 682         * i386-tbl.h: Re-generate.
 683
 684 2021-03-25  Alan Modra  <amodra@gmail.com>
 685
 686         PR 27647
 687         * ppc-opc.c (XLOCB_MASK): Delete.
 688         (XLBOBB_MASK, XLBOBIBB_MASK, XLBOCBBB_MASK): Define using
 689         XLBH_MASK.
 690         (powerpc_opcodes): Accept a BH field on all extended forms of
 691         bclr, bclrl, bcctr, bcctrl, bctar, bctarl.
 692
 693 2021-03-24  Jan Beulich  <jbeulich@suse.com>
 694
 695         * i386-gen.c (output_i386_opcode): Drop processing of
 696         opcode_length. Calculate length from base_opcode. Adjust prefix
 697         encoding determination.
 698         (process_i386_opcodes): Drop output of fake opcode_length.
 699         * i386-opc.h (struct insn_template): Drop opcode_length field.
 700         * i386-opc.tbl: Drop opcode length field from all templates.
 701         * i386-tbl.h: Re-generate.
 702
 703 2021-03-24  Jan Beulich  <jbeulich@suse.com>
 704
 705         * i386-gen.c (process_i386_opcode_modifier): Return void. New
 706         parameter "prefix". Drop local variable "regular_encoding".
 707         Record prefix setting / check for consistency.
 708         (output_i386_opcode): Parse opcode_length and base_opcode
 709         earlier. Derive prefix encoding. Drop no longer applicable
 710         consistency checking. Adjust process_i386_opcode_modifier()
 711         invocation.
 712         (process_i386_opcodes): Adjust process_i386_opcode_modifier()
 713         invocation.
 714         * i386-tbl.h: Re-generate.
 715
 716 2021-03-24  Jan Beulich  <jbeulich@suse.com>
 717
 718         * i386-gen.c (process_i386_opcode_modifier): Drop IsPrefix
 719         check.
 720         * i386-opc.h (Prefix_*): Move #define-s.
 721         * i386-opc.tbl: Move pseudo prefix enumerator values to
 722         extension opcode field. Introduce pseudopfx template.
 723         * i386-tbl.h: Re-generate.
 724
 725 2021-03-23  Jan Beulich  <jbeulich@suse.com>
 726
 727         * i386-opc.h (PREFIX_0XF2, PREFIX_0XF3): Excahnge values. Extend
 728         comment.
 729         * i386-tbl.h: Re-generate.
 730
 731 2021-03-23  Jan Beulich  <jbeulich@suse.com>
 732
 733         * i386-opc.h (struct insn_template): Move cpu_flags field past
 734         opcode_modifier one.
 735         * i386-tbl.h: Re-generate.
 736
 737 2021-03-23  Jan Beulich  <jbeulich@suse.com>
 738
 739         * i386-gen.c (opcode_modifiers): New OpcodeSpace element.
 740         * i386-opc.h (OpcodeSpace): New enumerator.
 741         (VEX0F, VEX0F38, VEX0F3A, XOP08, XOP09, XOP0A): Rename to ...
 742         (SPACE_BASE, SPACE_0F, SPACE_0F38, SPACE_0F3A, SPACE_XOP08,
 743         SPACE_XOP09, SPACE_XOP0A): ... respectively.
 744         (struct i386_opcode_modifier): New field opcodespace. Shrink
 745         opcodeprefix field.
 746         i386-opc.tbl (Space0F, Space0F38, Space0F3A, SpaceXOP08,
 747         SpaceXOP09, SpaceXOP0A): Define. Use them to replace
 748         OpcodePrefix uses.
 749         * i386-tbl.h: Re-generate.
 750
 751 2021-03-22  Martin Liska  <mliska@suse.cz>
 752
 753         * aarch64-dis.c (parse_aarch64_dis_option): Replace usage of CONST_STRNEQ with startswith.
 754         * arc-dis.c (parse_option): Likewise.
 755         * arm-dis.c (parse_arm_disassembler_options): Likewise.
 756         * cris-dis.c (print_with_operands): Likewise.
 757         * h8300-dis.c (bfd_h8_disassemble): Likewise.
 758         * i386-dis.c (print_insn): Likewise.
 759         * ia64-gen.c (fetch_insn_class): Likewise.
 760         (parse_resource_users): Likewise.
 761         (in_iclass): Likewise.
 762         (lookup_specifier): Likewise.
 763         (insert_opcode_dependencies): Likewise.
 764         * mips-dis.c (parse_mips_ase_option): Likewise.
 765         (parse_mips_dis_option): Likewise.
 766         * s390-dis.c (disassemble_init_s390): Likewise.
 767         * wasm32-dis.c (parse_wasm32_disassembler_options): Likewise.
 768
 769 2021-03-16  Kuan-Lin Chen  <kuanlinchentw@gmail.com>
 770
 771         * riscv-opc.c (riscv_opcodes): Add zba, zbb and zbc instructions.
 772
 773 2021-03-12  Przemyslaw Wirkus  <przemyslaw.wirkus@arm.com>
 774
 775         * aarch64-opc.c: Add lorc_el1, lorea_el1, lorn_el1, lorsa_el1,
 776         icc_ctlr_el3, icc_sre_elx, ich_vtr_el2 system registers.
 777
 778 2021-03-12  Alan Modra  <amodra@gmail.com>
 779
 780         * i386-dis.c (print_insn <PREFIX_IGNORED>): Correct typo.
 781
 782 2021-03-11  Jan Beulich  <jbeulich@suse.com>
 783
 784         * i386-dis.c (OP_XMM): Re-order checks.
 785
 786 2021-03-11  Jan Beulich  <jbeulich@suse.com>
 787
 788         * i386-dis.c (putop): Drop need_vex check when also checking
 789         vex.evex.
 790         (intel_operand_size, OP_E_memory): Drop vex.evex check when also
 791         checking vex.b.
 792
 793 2021-03-11  Jan Beulich  <jbeulich@suse.com>
 794
 795         * i386-dis.c (OP_E_memory): Drop xmmq_mode from broadcast
 796         checks. Move case label past broadcast check.
 797
 798 2021-03-10  Jan Beulich  <jbeulich@suse.com>
 799
 800         * opcodes/i386-dis.c (MVexVSIBDQWpX, MVexVSIBQDWpX,
 801         vex_vsib_d_w_d_mode, vex_vsib_q_w_d_mode,
 802         REG_EVEX_0F38C7_M_0_L_2_W_0, REG_EVEX_0F38C7_M_0_L_2_W_1,
 803         EVEX_W_0F3891, EVEX_W_0F3893, EVEX_W_0F38A1, EVEX_W_0F38A3,
 804         EVEX_W_0F38C7_M_0_L_2): Delete.
 805         (REG_EVEX_0F38C7_M_0_L_2): New.
 806         (intel_operand_size): Handle VEX and EVEX the same for
 807         vex_vsib_d_w_dq_mode and vex_vsib_q_w_dq_mode. Drop
 808         vex_vsib_d_w_d_mode and vex_vsib_q_w_d_mode cases.
 809         (OP_E_memory, OP_XMM, OP_VEX): Drop vex_vsib_d_w_d_mode and
 810         vex_vsib_q_w_d_mode uses.
 811         * i386-dis-evex.h (evex_table): Adjust opcode 0F3891, 0F3893,
 812         0F38A1, and 0F38A3 entries.
 813         * i386-dis-evex-len.h (evex_len_table): Adjust opcode 0F38C7
 814         entry.
 815         * i386-dis-evex-reg.h: Fold opcode 0F38C7 entries.
 816         * i386-dis-evex-w.h: Delete opcode 0F3891, 0F3893, 0F38A1, and
 817         0F38A3 entries.
 818
 819 2021-03-10  Jan Beulich  <jbeulich@suse.com>
 820
 821         * opcodes/i386-dis.c (REG_0FXOP_09_01_L_0, REG_0FXOP_09_02_L_0,
 822         REG_0FXOP_09_12_M_1_L_0, REG_0FXOP_0A_12_L_0,
 823         MOD_VEX_0FXOP_09_12): Rename to ...
 824         (REG_XOP_09_01_L_0, REG_XOP_09_02_L_0, REG_XOP_09_12_M_1_L_0,
 825         REG_XOP_0A_12_L_0, MOD_XOP_09_12): ... these.
 826         (MOD_62_32BIT, MOD_8D, MOD_C4_32BIT, MOD_C5_32BIT,
 827         RM_0F3A0F_P_1_MOD_3_REG_0, X86_64_0F24, X86_64_0F26,
 828         X86_64_VEX_0F3849, X86_64_VEX_0F384B, X86_64_VEX_0F385C,
 829         X86_64_VEX_0F385E, X86_64_0FC7_REG_6_MOD_3_PREFIX_1): Move.
 830         (reg_table): Adjust comments.
 831         (x86_64_table): Move X86_64_0F24, X86_64_0F26,
 832         X86_64_VEX_0F3849, X86_64_VEX_0F384B, X86_64_VEX_0F385C,
 833         X86_64_VEX_0F385E, and X86_64_0FC7_REG_6_MOD_3_PREFIX_1 entries.
 834         (xop_table): Adjust opcode 09_01, 09_02, and 09_12 entries.
 835         (vex_len_table): Adjust opcode 0A_12 entry.
 836         (mod_table): Move MOD_62_32BIT, MOD_8D, MOD_C4_32BIT,
 837         MOD_C5_32BIT, and MOD_XOP_09_12 entries.
 838         (rm_table): Move hreset entry.
 839
 840 2021-03-10  Jan Beulich  <jbeulich@suse.com>
 841
 842         * opcodes/i386-dis.c (EVEX_LEN_0F6E, EVEX_LEN_0F7E_P_1,
 843         EVEX_LEN_0F7E_P_2, EVEX_LEN_0FC4, EVEX_LEN_0FC5, EVEX_LEN_0FD6,
 844         EVEX_LEN_0F3816, EVEX_LEN_0F3A14, EVEX_LEN_0F3A15,
 845         EVEX_LEN_0F3A16, EVEX_LEN_0F3A17, EVEX_LEN_0F3A20,
 846         EVEX_LEN_0F3A21_W_0, EVEX_LEN_0F3A22, EVEX_W_0FD6_L_0): Delete.
 847         (EVEX_LEN_0F3816, EVEX_W_0FD6): New.
 848         (get_valid_dis386): Also handle 512-bit vector length when
 849         vectoring into vex_len_table[].
 850         * i386-dis-evex.h (evex_table): Adjust opcode 0F6E, 0FC4, 0FC5,
 851         0FD6, 0F3A14, 0F3A15, 0F3A16, 0F3A17, 0F3A20, and 0F3A22
 852         entries.
 853         * i386-dis-evex-len.h: Delete opcode 0F6E, 0FC4, 0FC5, 0FD6,
 854         0F3A14, 0F3A15, 0F3A16, 0F3A17, 0F3A20, and 0F3A22 entries.
 855         * i386-dis-evex-prefix.h: Adjust 0F7E entry.
 856         * i386-dis-evex-w.h: Adjust 0F7E, 0F7F, 0FD6, and 0F3A21
 857         entries.
 858
 859 2021-03-10  Jan Beulich  <jbeulich@suse.com>
 860
 861         * opcodes/i386-dis.c (EVEX_LEN_0F3A00_W_1, EVEX_LEN_0F3A01_W_1):
 862         Rename to EVEX_LEN_0F3A00 and EVEX_LEN_0F3A01 respectively.
 863         EVEX_W_0F3A00, EVEX_W_0F3A01): Delete.
 864         * i386-dis-evex.h (evex_table): Adjust opcode 0F3A00 and 0F3A01
 865         entries.
 866         * i386-dis-evex-len.h (evex_len_table): Likewise.
 867         * i386-dis-evex-w.h: Remove opcode 0F3A00 and 0F3A01 entries.
 868
 869 2021-03-10  Jan Beulich  <jbeulich@suse.com>
 870
 871         * opcodes/i386-dis.c (REG_EVEX_0F38C6, REG_EVEX_0F38C7,
 872         MOD_EVEX_0F381A_W_0, MOD_EVEX_0F381A_W_1, MOD_EVEX_0F381B_W_0,
 873         MOD_EVEX_0F381B_W_1, MOD_EVEX_0F385A_W_0, MOD_EVEX_0F385A_W_1,
 874         MOD_EVEX_0F385B_W_0, MOD_EVEX_0F385B_W_1,
 875         MOD_EVEX_0F38C6_REG_1, MOD_EVEX_0F38C6_REG_2,
 876         MOD_EVEX_0F38C6_REG_5, MOD_EVEX_0F38C6_REG_6,
 877         MOD_EVEX_0F38C7_REG_1, MOD_EVEX_0F38C7_REG_2,
 878         MOD_EVEX_0F38C7_REG_5, MOD_EVEX_0F38C7_REG_6
 879         EVEX_LEN_0F3819_W_0, EVEX_LEN_0F3819_W_1,
 880         EVEX_LEN_0F381A_W_0_M_0, EVEX_LEN_0F381A_W_1_M_0,
 881         EVEX_LEN_0F381B_W_0_M_0, EVEX_LEN_0F381B_W_1_M_0,
 882         EVEX_LEN_0F385A_W_0_M_0, EVEX_LEN_0F385A_W_1_M_0,
 883         EVEX_LEN_0F385B_W_0_M_0, EVEX_LEN_0F385B_W_1_M_0,
 884         EVEX_LEN_0F38C6_R_1_M_0, EVEX_LEN_0F38C6_R_2_M_0,
 885         EVEX_LEN_0F38C6_R_5_M_0, EVEX_LEN_0F38C6_R_6_M_0,
 886         EVEX_LEN_0F38C7_R_1_M_0_W_0, EVEX_LEN_0F38C7_R_1_M_0_W_1,
 887         EVEX_LEN_0F38C7_R_2_M_0_W_0, EVEX_LEN_0F38C7_R_2_M_0_W_1,
 888         EVEX_LEN_0F38C7_R_5_M_0_W_0, EVEX_LEN_0F38C7_R_5_M_0_W_1,
 889         EVEX_LEN_0F38C7_R_6_M_0_W_0, EVEX_LEN_0F38C7_R_6_M_0_W_1,
 890         EVEX_LEN_0F3A18_W_0, EVEX_LEN_0F3A18_W_1, EVEX_LEN_0F3A19_W_0,
 891         EVEX_LEN_0F3A19_W_1, EVEX_LEN_0F3A1A_W_0, EVEX_LEN_0F3A1A_W_1,
 892         EVEX_LEN_0F3A1B_W_0, EVEX_LEN_0F3A1B_W_1, EVEX_LEN_0F3A23_W_0,
 893         EVEX_LEN_0F3A23_W_1, EVEX_LEN_0F3A38_W_0, EVEX_LEN_0F3A38_W_1,
 894         EVEX_LEN_0F3A39_W_0, EVEX_LEN_0F3A39_W_1, EVEX_LEN_0F3A3A_W_0,
 895         EVEX_LEN_0F3A3A_W_1, EVEX_LEN_0F3A3B_W_0, EVEX_LEN_0F3A3B_W_1,
 896         EVEX_LEN_0F3A43_W_0, EVEX_LEN_0F3A43_W_1 EVEX_W_0F3819,
 897         EVEX_W_0F381A, EVEX_W_0F381B, EVEX_W_0F385A, EVEX_W_0F385B,
 898         EVEX_W_0F38C7_R_1_M_0, EVEX_W_0F38C7_R_2_M_0,
 899         EVEX_W_0F38C7_R_5_M_0, EVEX_W_0F38C7_R_6_M_0,
 900         EVEX_W_0F3A18, EVEX_W_0F3A19, EVEX_W_0F3A1A, EVEX_W_0F3A1B,
 901         EVEX_W_0F3A23, EVEX_W_0F3A38, EVEX_W_0F3A39, EVEX_W_0F3A3A,
 902         EVEX_W_0F3A3B, EVEX_W_0F3A43): Delete.
 903         REG_EVEX_0F38C6_M_0_L_2, REG_EVEX_0F38C7_M_0_L_2_W_0,
 904         REG_EVEX_0F38C7_M_0_L_2_W_1, MOD_EVEX_0F381A,
 905         MOD_EVEX_0F381B, MOD_EVEX_0F385A, MOD_EVEX_0F385B,
 906         MOD_EVEX_0F38C6, MOD_EVEX_0F38C7 EVEX_LEN_0F3819,
 907         EVEX_LEN_0F381A_M_0, EVEX_LEN_0F381B_M_0,
 908         EVEX_LEN_0F385A_M_0, EVEX_LEN_0F385B_M_0,
 909         EVEX_LEN_0F38C6_M_0, EVEX_LEN_0F38C7_M_0,
 910         EVEX_LEN_0F3A18, EVEX_LEN_0F3A19, EVEX_LEN_0F3A1A,
 911         EVEX_LEN_0F3A1B, EVEX_LEN_0F3A23, EVEX_LEN_0F3A38,
 912         EVEX_LEN_0F3A39, EVEX_LEN_0F3A3A, EVEX_LEN_0F3A3B,
 913         EVEX_LEN_0F3A43, EVEX_W_0F3819_L_n, EVEX_W_0F381A_M_0_L_n,
 914         EVEX_W_0F381B_M_0_L_2, EVEX_W_0F385A_M_0_L_n,
 915         EVEX_W_0F385B_M_0_L_2, EVEX_W_0F38C7_M_0_L_2,
 916         EVEX_W_0F3A18_L_n, EVEX_W_0F3A19_L_n, EVEX_W_0F3A1A_L_2,
 917         EVEX_W_0F3A1B_L_2, EVEX_W_0F3A23_L_n, EVEX_W_0F3A38_L_n,
 918         EVEX_W_0F3A39_L_n, EVEX_W_0F3A3A_L_2, EVEX_W_0F3A3B_L_2,
 919         EVEX_W_0F3A43_L_n): New.
 920         * i386-dis-evex.h (evex_table): Adjust opcode 0F3819, 0F381A,
 921         0F381B, 0F385A, 0F385B, 0F38C7, 0F3A18, 0F3A19, 0F3A1A, 0F3A1B,
 922         0F3A23, 0F3A38, 0F3A39, 0F3A3A, 0F3A3B, and 0F3A43 entries.
 923         * i386-dis-evex-len.h (evex_len_table): Link to vex_w_table[]
 924         for opcodes 0F3819, 0F381A, 0F381B, 0F385A, 0F385B, 0F38C7,
 925         0F3A18, 0F3A19, 0F3A1A, 0F3A1B, 0F3A23, 0F3A38, 0F3A39, 0F3A3A,
 926         0F3A3B, and 0F3A43. Link to reg_table[] for opcodes 0F38C6.
 927         * i386-dis-evex-mod.h: Adjust opcode 0F381A, 0F381B, 0F385A,
 928         0F385B, 0F38C6, and 0F38C7 entries.
 929         * i386-dis-evex-reg.h: No longer link to mod_table[] for opcodes
 930         0F38C6 and 0F38C7.
 931         * i386-dis-evex-w.h: No longer link to evex_len_table[] for
 932         opcodes 0F3819, 0F38C7, 0F3A18, 0F3A19, 0F3A1A, 0F3A1B, 0F3A23,
 933         0F3A38, 0F3A39, 0F3A3A, 0F3A3B, and 0F3A43. No longer link to
 934         evex_len_table[] for opcodes 0F381A, 0F381B, 0F385A, and 0F385B.
 935
 936 2021-03-10  Jan Beulich  <jbeulich@suse.com>
 937
 938         * opcodes/i386-dis.c (MOD_VEX_W_0_0F41_P_0_LEN_1,
 939         MOD_VEX_W_1_0F41_P_0_LEN_1, MOD_VEX_W_0_0F41_P_2_LEN_1,
 940         MOD_VEX_W_1_0F41_P_2_LEN_1, MOD_VEX_W_0_0F42_P_0_LEN_1,
 941         MOD_VEX_W_1_0F42_P_0_LEN_1, MOD_VEX_W_0_0F42_P_2_LEN_1,
 942         MOD_VEX_W_1_0F42_P_2_LEN_1, MOD_VEX_W_0_0F44_P_0_LEN_1,
 943         MOD_VEX_W_1_0F44_P_0_LEN_1, MOD_VEX_W_0_0F44_P_2_LEN_1,
 944         MOD_VEX_W_1_0F44_P_2_LEN_1, MOD_VEX_W_0_0F45_P_0_LEN_1,
 945         MOD_VEX_W_1_0F45_P_0_LEN_1, MOD_VEX_W_0_0F45_P_2_LEN_1,
 946         MOD_VEX_W_1_0F45_P_2_LEN_1, MOD_VEX_W_0_0F46_P_0_LEN_1,
 947         MOD_VEX_W_1_0F46_P_0_LEN_1, MOD_VEX_W_0_0F46_P_2_LEN_1,
 948         MOD_VEX_W_1_0F46_P_2_LEN_1, MOD_VEX_W_0_0F47_P_0_LEN_1,
 949         MOD_VEX_W_1_0F47_P_0_LEN_1, MOD_VEX_W_0_0F47_P_2_LEN_1,
 950         MOD_VEX_W_1_0F47_P_2_LEN_1, MOD_VEX_W_0_0F4A_P_0_LEN_1,
 951         MOD_VEX_W_1_0F4A_P_0_LEN_1, MOD_VEX_W_0_0F4A_P_2_LEN_1,
 952         MOD_VEX_W_1_0F4A_P_2_LEN_1, MOD_VEX_W_0_0F4B_P_0_LEN_1,
 953         MOD_VEX_W_1_0F4B_P_0_LEN_1, MOD_VEX_W_0_0F4B_P_2_LEN_1,
 954         MOD_VEX_W_0_0F91_P_0_LEN_0, MOD_VEX_W_1_0F91_P_0_LEN_0,
 955         MOD_VEX_W_0_0F91_P_2_LEN_0, MOD_VEX_W_1_0F91_P_2_LEN_0,
 956         MOD_VEX_W_0_0F92_P_0_LEN_0, MOD_VEX_W_0_0F92_P_2_LEN_0,
 957         MOD_VEX_0F92_P_3_LEN_0, MOD_VEX_W_0_0F93_P_0_LEN_0,
 958         MOD_VEX_W_0_0F93_P_2_LEN_0, MOD_VEX_0F93_P_3_LEN_0,
 959         MOD_VEX_W_0_0F98_P_0_LEN_0, MOD_VEX_W_1_0F98_P_0_LEN_0,
 960         MOD_VEX_W_0_0F98_P_2_LEN_0, MOD_VEX_W_1_0F98_P_2_LEN_0,
 961         MOD_VEX_W_0_0F99_P_0_LEN_0, MOD_VEX_W_1_0F99_P_0_LEN_0,
 962         MOD_VEX_W_0_0F99_P_2_LEN_0, MOD_VEX_W_1_0F99_P_2_LEN_0,
 963         PREFIX_VEX_0F41, PREFIX_VEX_0F42, PREFIX_VEX_0F44,
 964         PREFIX_VEX_0F45, PREFIX_VEX_0F46, PREFIX_VEX_0F47,
 965         PREFIX_VEX_0F4A, PREFIX_VEX_0F4B, PREFIX_VEX_0F90,
 966         PREFIX_VEX_0F91, PREFIX_VEX_0F92, PREFIX_VEX_0F93,
 967         PREFIX_VEX_0F98, PREFIX_VEX_0F99, VEX_LEN_0F41_P_0,
 968         VEX_LEN_0F41_P_2, VEX_LEN_0F42_P_0, VEX_LEN_0F42_P_2,
 969         VEX_LEN_0F44_P_0, VEX_LEN_0F44_P_2, VEX_LEN_0F45_P_0,
 970         VEX_LEN_0F45_P_2, VEX_LEN_0F46_P_0, VEX_LEN_0F46_P_2,
 971         VEX_LEN_0F47_P_0, VEX_LEN_0F47_P_2, VEX_LEN_0F4A_P_0,
 972         VEX_LEN_0F4A_P_2, VEX_LEN_0F4B_P_0, VEX_LEN_0F4B_P_2,
 973         VEX_LEN_0F90_P_0, VEX_LEN_0F90_P_2, VEX_LEN_0F91_P_0,
 974         VEX_LEN_0F91_P_2, VEX_LEN_0F92_P_0, VEX_LEN_0F92_P_2,
 975         VEX_LEN_0F92_P_3, VEX_LEN_0F93_P_0, VEX_LEN_0F93_P_2,
 976         VEX_LEN_0F93_P_3, VEX_LEN_0F98_P_0, VEX_LEN_0F98_P_2,
 977         VEX_LEN_0F99_P_0, VEX_LEN_0F99_P_2, VEX_W_0F41_P_0_LEN_1,
 978         VEX_W_0F41_P_2_LEN_1, VEX_W_0F42_P_0_LEN_1,
 979         VEX_W_0F42_P_2_LEN_1, VEX_W_0F44_P_0_LEN_0,
 980         VEX_W_0F44_P_2_LEN_0, VEX_W_0F45_P_0_LEN_1,
 981         VEX_W_0F45_P_2_LEN_1, VEX_W_0F46_P_0_LEN_1,
 982         VEX_W_0F46_P_2_LEN_1, VEX_W_0F47_P_0_LEN_1,
 983         VEX_W_0F47_P_2_LEN_1, VEX_W_0F4A_P_0_LEN_1,
 984         VEX_W_0F4A_P_2_LEN_1, VEX_W_0F4B_P_0_LEN_1,
 985         VEX_W_0F4B_P_2_LEN_1, VEX_W_0F90_P_0_LEN_0,
 986         VEX_W_0F90_P_2_LEN_0, VEX_W_0F91_P_0_LEN_0,
 987         VEX_W_0F91_P_2_LEN_0, VEX_W_0F92_P_0_LEN_0,
 988         VEX_W_0F92_P_2_LEN_0, VEX_W_0F93_P_0_LEN_0,
 989         VEX_W_0F93_P_2_LEN_0, VEX_W_0F98_P_0_LEN_0,
 990         VEX_W_0F98_P_2_LEN_0, VEX_W_0F99_P_0_LEN_0,
 991         VEX_W_0F99_P_2_LEN_0): Delete.
 992         MOD_VEX_0F41_L_1, MOD_VEX_0F42_L_1, MOD_VEX_0F44_L_0,
 993         MOD_VEX_0F45_L_1, MOD_VEX_0F46_L_1, MOD_VEX_0F47_L_1,
 994         MOD_VEX_0F4A_L_1, MOD_VEX_0F4B_L_1, MOD_VEX_0F91_L_0,
 995         MOD_VEX_0F92_L_0, MOD_VEX_0F93_L_0, MOD_VEX_0F98_L_0,
 996         MOD_VEX_0F99_L_0, PREFIX_VEX_0F41_L_1_M_1_W_0,
 997         PREFIX_VEX_0F41_L_1_M_1_W_1, PREFIX_VEX_0F42_L_1_M_1_W_0,
 998         PREFIX_VEX_0F42_L_1_M_1_W_1, PREFIX_VEX_0F44_L_0_M_1_W_0,
 999         PREFIX_VEX_0F44_L_0_M_1_W_1, PREFIX_VEX_0F45_L_1_M_1_W_0,
1000         PREFIX_VEX_0F45_L_1_M_1_W_1, PREFIX_VEX_0F46_L_1_M_1_W_0,
1001         PREFIX_VEX_0F46_L_1_M_1_W_1, PREFIX_VEX_0F47_L_1_M_1_W_0,
1002         PREFIX_VEX_0F47_L_1_M_1_W_1, PREFIX_VEX_0F4A_L_1_M_1_W_0,
1003         PREFIX_VEX_0F4A_L_1_M_1_W_1, PREFIX_VEX_0F4B_L_1_M_1_W_0,
1004         PREFIX_VEX_0F4B_L_1_M_1_W_1, PREFIX_VEX_0F90_L_0_W_0,
1005         PREFIX_VEX_0F90_L_0_W_1, PREFIX_VEX_0F91_L_0_M_0_W_0,
1006         PREFIX_VEX_0F91_L_0_M_0_W_1, PREFIX_VEX_0F92_L_0_M_1_W_0,
1007         PREFIX_VEX_0F92_L_0_M_1_W_1, PREFIX_VEX_0F93_L_0_M_1_W_0,
1008         PREFIX_VEX_0F93_L_0_M_1_W_1, PREFIX_VEX_0F98_L_0_M_1_W_0,
1009         PREFIX_VEX_0F98_L_0_M_1_W_1, PREFIX_VEX_0F99_L_0_M_1_W_0,
1010         PREFIX_VEX_0F99_L_0_M_1_W_1, VEX_LEN_0F41, VEX_LEN_0F42,
1011         VEX_LEN_0F44, VEX_LEN_0F45, VEX_LEN_0F46, VEX_LEN_0F47,
1012         VEX_LEN_0F4A, VEX_LEN_0F4B, VEX_LEN_0F90, VEX_LEN_0F91,
1013         VEX_LEN_0F92, VEX_LEN_0F93, VEX_LEN_0F98, VEX_LEN_0F99,
1014         VEX_W_0F41_L_1_M_1, VEX_W_0F42_L_1_M_1, VEX_W_0F44_L_0_M_1,
1015         VEX_W_0F45_L_1_M_1, VEX_W_0F46_L_1_M_1, VEX_W_0F47_L_1_M_1,
1016         VEX_W_0F4A_L_1_M_1, VEX_W_0F4B_L_1_M_1, VEX_W_0F90_L_0,
1017         VEX_W_0F91_L_0_M_0, VEX_W_0F92_L_0_M_1, VEX_W_0F93_L_0_M_1,
1018         VEX_W_0F98_L_0_M_1, VEX_W_0F99_L_0_M_1): New.
1019         (prefix_table): No longer link to vex_len_table[] for opcodes
1020         0F41, 0F42, 0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91,
1021         0F92, 0F93, 0F98, and 0F99.
1022         (vex_table): Link to vex_len_table[] for opcodes 0F41, 0F42,
1023         0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91, 0F92, 0F93,
1024         0F98, and 0F99.
1025         (vex_len_table): Link to mod_table[] for opcodes 0F41, 0F42,
1026         0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91, 0F92, 0F93,
1027         0F98, and 0F99.
1028         (vex_w_table): Link to prefix_table[] for opcodes 0F41, 0F42,
1029         0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91, 0F92, 0F93,
1030         0F98, and 0F99.
1031         (mod_table): Link to vex_w_table[] for opcodes 0F41, 0F42,
1032         0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91, 0F92, 0F93,
1033         0F98, and 0F99.
1034
1035 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1036
1037         * opcodes/i386-dis.c (VEX_REG_0F71, VEX_REG_0F72, VEX_REG_0F73):
1038         Rename to REG_VEX_0F71_M_0, REG_VEX_0F72_M_0, and
1039         REG_VEX_0F73_M_0 respectively.
1040         (MOD_VEX_0F71_REG_2, MOD_VEX_0F71_REG_4, MOD_VEX_0F71_REG_6,
1041         MOD_VEX_0F72_REG_2, MOD_VEX_0F72_REG_4, MOD_VEX_0F72_REG_6,
1042         MOD_VEX_0F73_REG_2, MOD_VEX_0F73_REG_3, MOD_VEX_0F73_REG_6,
1043         MOD_VEX_0F73_REG_7): Delete.
1044         (MOD_VEX_0F71, MOD_VEX_0F72, MOD_VEX_0F73): New.
1045         (PREFIX_VEX_0F38F5, PREFIX_VEX_0F38F6, PREFIX_VEX_0F38F7,
1046         PREFIX_VEX_0F3AF0): Rename to PREFIX_VEX_0F38F5_L_0,
1047         PREFIX_VEX_0F38F6_L_0, PREFIX_VEX_0F38F7_L_0,
1048         PREFIX_VEX_0F3AF0_L_0 respectively.
1049         (VEX_LEN_0F38F3_R_1, VEX_LEN_0F38F3_R_2, VEX_LEN_0F38F3_R_3,
1050         VEX_LEN_0F38F5_P_0, VEX_LEN_0F38F5_P_1, VEX_LEN_0F38F5_P_3,
1051         VEX_LEN_0F38F6_P_3, VEX_LEN_0F38F7_P_0, VEX_LEN_0F38F7_P_1,
1052         VEX_LEN_0F38F7_P_2, VEX_LEN_0F38F7_P_3): Delete.
1053         (VEX_LEN_0F38F3, VEX_LEN_0F38F5, VEX_LEN_0F38F6,
1054         VEX_LEN_0F38F7): New.
1055         (VEX_LEN_0F3AF0_P_3): Rename to VEX_LEN_0F3AF0.
1056         (reg_table): No longer link to mod_table[] for VEX opcodes 0F71,
1057         0F72, and 0F73. No longer link to vex_len_table[] for opcode
1058         0F38F3.
1059         (prefix_table): No longer link to vex_len_table[] for opcodes
1060         0F38F5, 0F38F6, 0F38F7, and 0F3AF0.
1061         (vex_table): Link to mod_table[] for opcodes 0F71, 0F72, and
1062         0F73. Link to vex_len_table[] for opcodes 0F38F3, 0F38F5,
1063         0F38F6, 0F38F7, and 0F3AF0.
1064         (vex_len_table): Link to reg_table[] for opcode 0F38F3. Link to
1065         prefix_table[] for opcodes 0F38F5, 0F38F6, 0F38F7, and 0F3AF0.
1066         (mod_table): Link to reg_table[] for VEX opcodes 0F71, 0F72, and
1067         0F73.
1068
1069 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1070
1071         * opcodes/i386-dis.c (REG_0F71, REG_0F72, REG_0F73): Rename to
1072         REG_0F71_MOD_0, REG_0F72_MOD_0, and REG_0F73_MOD_0 respectively.
1073         (MOD_0F71_REG_2, MOD_0F71_REG_4, MOD_0F71_REG_6, MOD_0F72_REG_2,
1074         MOD_0F72_REG_4, MOD_0F72_REG_6, MOD_0F73_REG_2, MOD_0F73_REG_3,
1075         MOD_0F73_REG_6, MOD_0F73_REG_7): Delete.
1076         (MOD_0F71, MOD_0F72, MOD_0F73): New.
1077         (dis386_twobyte): Link to mod_table[] for opcodes 71, 72, and
1078         73.
1079         (reg_table): No longer link to mod_table[] for opcodes 0F71,
1080         0F72, and 0F73.
1081         (mod_table): Link to reg_table[] for opcodes 0F71, 0F72, and
1082         0F73.
1083
1084 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1085
1086         * opcodes/i386-dis.c (MOD_0F18_REG_4, MOD_0F18_REG_5,
1087         MOD_0F18_REG_6, MOD_0F18_REG_7): Delete.
1088         (reg_table): Don't link to mod_table[] where not needed. Add
1089         PREFIX_IGNORED to nop entries.
1090         (prefix_table): Replace PREFIX_OPCODE in nop entries.
1091         (mod_table): Add nop entries next to prefetch ones. Drop
1092         MOD_0F18_REG_4, MOD_0F18_REG_5, MOD_0F18_REG_6, and
1093         MOD_0F18_REG_7 entries. Add PREFIX_IGNORED to nop entries.
1094         (rm_table): Add PREFIX_IGNORED to nop entries. Drop
1095         PREFIX_OPCODE from endbr* entries.
1096         (get_valid_dis386): Also consider entry's name when zapping
1097         vindex.
1098         (print_insn): Handle PREFIX_IGNORED.
1099
1100 2021-03-09  Jan Beulich  <jbeulich@suse.com>
1101
1102         * opcodes/i386-gen.c (opcode_modifiers): Delete NoTrackPrefixOk,
1103         IsLockable, RepPrefixOk, and HLEPrefixOk elements. Add PrefixOk
1104         element.
1105         * opcodes/i386-opc.h (NoTrackPrefixOk, IsLockable, HLEPrefixNone,
1106         HLEPrefixLock, HLEPrefixAny, HLEPrefixRelease): Delete.
1107         (PrefixNone, PrefixRep, PrefixHLERelease, PrefixNoTrack,
1108         PrefixLock, PrefixHLELock, PrefixHLEAny): Define.
1109         (struct i386_opcode_modifier): Delete notrackprefixok,
1110         islockable, hleprefixok, and repprefixok fields. Add prefixok
1111         field.
1112         * opcodes/i386-opc.tbl (RepPrefixOk, LockPrefixOk, HLEPrefixAny,
1113         HLEPrefixLock, HLEPrefixRelease, NoTrackPrefixOk): Define.
1114         (mov, xchg, add, inc, sub, dec, sbb, and, or, xor, adc, neg,
1115         not, btc, btr, bts, xadd, cmpxchg, cmpxchg8b, movq, cmpxchg16b):
1116         Replace HLEPrefixOk.
1117         * opcodes/i386-tbl.h: Re-generate.
1118
1119 2021-03-09  Jan Beulich  <jbeulich@suse.com>
1120
1121         * opcodes/i386-dis.c (dis386_twobyte): Add %LQ to sysexit.
1122         * opcodes/i386-opc.tbl (sysexit): Drop No_lSuf and No_qSuf from
1123         64-bit form.
1124         * opcodes/i386-tbl.h: Re-generate.
1125
1126 2021-03-03  Jan Beulich  <jbeulich@suse.com>
1127
1128         * i386-gen.c (output_i386_opcode): Don't get operand count. Look
1129         for {} instead of {0}. Don't look for '0'.
1130         * i386-opc.tbl: Drop operand count field. Drop redundant operand
1131         size specifiers.
1132
1133 2021-02-19  Nelson Chu  <nelson.chu@sifive.com>
1134
1135         PR 27158
1136         * riscv-dis.c (print_insn_args): Updated encoding macros.
1137         * riscv-opc.c (MASK_RVC_IMM): defined to ENCODE_CITYPE_IMM.
1138         (match_c_addi16sp): Updated encoding macros.
1139         (match_c_lui): Likewise.
1140         (match_c_lui_with_hint): Likewise.
1141         (match_c_addi4spn): Likewise.
1142         (match_c_slli): Likewise.
1143         (match_slli_as_c_slli): Likewise.
1144         (match_c_slli64): Likewise.
1145         (match_srxi_as_c_srxi): Likewise.
1146         (riscv_insn_types): Added .insn css/cl/cs.
1147
1148 2021-02-18  Nelson Chu  <nelson.chu@sifive.com>
1149
1150         * riscv-dis.c: Included cpu-riscv.h, and removed elfxx-riscv.h.
1151         (default_priv_spec): Updated type to riscv_spec_class.
1152         (parse_riscv_dis_option): Updated.
1153         * riscv-opc.c: Moved stuff and make the file tidy.
1154
1155 2021-02-17  Alan Modra  <amodra@gmail.com>
1156
1157         * wasm32-dis.c: Include limits.h.
1158         (CHAR_BIT): Provide backup define.
1159         (wasm_read_leb128): Use CHAR_BIT to size "result" in bits.
1160         Correct signed overflow checking.
1161
1162 2021-02-16  Jan Beulich  <jbeulich@suse.com>
1163
1164         * i386-opc.tbl: Split CVTPI2PD template. Add SSE2AVX variant.
1165         * i386-tbl.h: Re-generate.
1166
1167 2021-02-16  Jan Beulich  <jbeulich@suse.com>
1168
1169         * i386-gen.c (set_bitfield): Don't look for CpuFP, Mmword, nor
1170         Oword.
1171         * i386-opc.tbl (CpuFP, Mmword, Oword): Define.
1172
1173 2021-02-15  Andreas Krebbel  <krebbel@linux.ibm.com>
1174
1175         * s390-mkopc.c (main): Accept arch14 as cpu string.
1176         * s390-opc.txt: Add new arch14 instructions.
1177
1178 2021-02-04  Nick Alcock  <nick.alcock@oracle.com>
1179
1180         * configure.ac (SHARED_LIBADD): Remove explicit -lintl population in
1181         favour of LIBINTL.
1182         * configure: Regenerated.
1183
1184 2021-02-08  Mike Frysinger  <vapier@gentoo.org>
1185
1186         * tic54x-dis.c (sprint_mmr): Change to tic54x_mmregs.
1187         * tic54x-opc.c (regs): Rename to ...
1188         (tic54x_regs): ... this.
1189         (mmregs): Rename to ...
1190         (tic54x_mmregs): ... this.
1191         (condition_codes): Rename to ...
1192         (tic54x_condition_codes): ... this.
1193         (cc2_codes): Rename to ...
1194         (tic54x_cc2_codes): ... this.
1195         (cc3_codes): Rename to ...
1196         (tic54x_cc3_codes): ... this.
1197         (status_bits): Rename to ...
1198         (tic54x_status_bits): ... this.
1199         (misc_symbols): Rename to ...
1200         (tic54x_misc_symbols): ... this.
1201
1202 2021-02-04  Nelson Chu  <nelson.chu@sifive.com>
1203
1204         * riscv-opc.c (MASK_RVB_IMM): Removed.
1205         (riscv_opcodes): Removed zb* instructions.
1206         (riscv_ext_version_table): Removed versions for zb*.
1207
1208 2021-01-26  Alan Modra  <amodra@gmail.com>
1209
1210         * i386-gen.c (parse_template): Ensure entire template_instance
1211         is initialised.
1212
1213 2021-01-15  Nelson Chu  <nelson.chu@sifive.com>
1214
1215         * riscv-opc.c (riscv_gpr_names_abi): Aligned the code.
1216         (riscv_fpr_names_abi): Likewise.
1217         (riscv_opcodes): Likewise.
1218         (riscv_insn_types): Likewise.
1219
1220 2021-01-15  Nelson Chu  <nelson.chu@sifive.com>
1221
1222         * riscv-dis.c (parse_riscv_dis_option): Fix typos of message.
1223
1224 2021-01-15  Nelson Chu  <nelson.chu@sifive.com>
1225
1226         * riscv-dis.c: Comments tidy and improvement.
1227         * riscv-opc.c: Likewise.
1228
1229 2021-01-13  Alan Modra  <amodra@gmail.com>
1230
1231         * Makefile.in: Regenerate.
1232
1233 2021-01-12  H.J. Lu  <hongjiu.lu@intel.com>
1234
1235         PR binutils/26792
1236         * configure.ac: Use GNU_MAKE_JOBSERVER.
1237         * aclocal.m4: Regenerated.
1238         * configure: Likewise.
1239
1240 2021-01-12  Nick Clifton  <nickc@redhat.com>
1241
1242         * po/sr.po: Updated Serbian translation.
1243
1244 2021-01-11  H.J. Lu  <hongjiu.lu@intel.com>
1245
1246         PR ld/27173
1247         * configure: Regenerated.
1248
1249 2021-01-11  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
1250
1251         * aarch64-asm-2.c: Regenerate.
1252         * aarch64-dis-2.c: Likewise.
1253         * aarch64-opc-2.c: Likewise.
1254         * aarch64-opc.c (aarch64_print_operand):
1255         Delete handling of AARCH64_OPND_CSRE_CSR.
1256         * aarch64-tbl.h (aarch64_feature_csre): Delete.
1257         (CSRE): Likewise.
1258         (_CSRE_INSN): Likewise.
1259         (aarch64_opcode_table): Delete csr.
1260
1261 2021-01-11  Nick Clifton  <nickc@redhat.com>
1262
1263         * po/de.po: Updated German translation.
1264         * po/fr.po: Updated French translation.
1265         * po/pt_BR.po: Updated Brazilian Portuguese translation.
1266         * po/sv.po: Updated Swedish translation.
1267         * po/uk.po: Updated Ukranian translation.
1268
1269 2021-01-09  H.J. Lu  <hongjiu.lu@intel.com>
1270
1271         * configure: Regenerated.
1272
1273 2021-01-09  Nick Clifton  <nickc@redhat.com>
1274
1275         * configure: Regenerate.
1276         * po/opcodes.pot: Regenerate.
1277
1278 2021-01-09  Nick Clifton  <nickc@redhat.com>
1279
1280         * 2.36 release branch crated.
1281
1282 2021-01-08  Peter Bergner  <bergner@linux.ibm.com>
1283
1284         * ppc-opc.c (insert_dw, (extract_dw): New functions.
1285         (DW, (XRC_MASK): Define.
1286         (powerpc_opcodes) <hashchk, hashchkp, hashst, haststp>: New mnemonics.
1287
1288 2021-01-09  Alan Modra  <amodra@gmail.com>
1289
1290         * configure: Regenerate.
1291
1292 2021-01-08  Nick Clifton  <nickc@redhat.com>
1293
1294         * po/sv.po: Updated Swedish translation.
1295
1296 2021-01-08  Nick Clifton  <nickc@redhat.com>
1297
1298         PR 27129
1299         * aarch64-dis.c (determine_disassembling_preference): Move call to
1300         aarch64_match_operands_constraint outside of the assertion.
1301         * aarch64-asm.c (aarch64_ins_limm_1): Remove call to assert.
1302         Replace with a return of FALSE.
1303
1304         PR 27139
1305         * aarch64-opc.c (aarch64_sys_regs): Treat id_aa64mmfr2_el1 as a
1306         core system register.
1307
1308 2021-01-07  Samuel Thibault  <samuel.thibault@gnu.org>
1309
1310         * configure: Regenerate.
1311
1312 2021-01-07  Nick Clifton  <nickc@redhat.com>
1313
1314         * po/fr.po: Updated French translation.
1315
1316 2021-01-07  Fredrik Noring  <noring@nocrew.org>
1317
1318         * m68k-opc.c (chkl): Change minimum architecture requirement to
1319         m68020.
1320
1321 2021-01-07  Philipp Tomsich  <prt@gnu.org>
1322
1323         * riscv-opc.c (riscv_opcodes): Add pause hint instruction.
1324
1325 2021-01-07  Claire Xenia Wolf  <claire@symbioticeda.com>
1326             Jim Wilson  <jimw@sifive.com>
1327             Andrew Waterman  <andrew@sifive.com>
1328             Maxim Blinov  <maxim.blinov@embecosm.com>
1329             Kito Cheng  <kito.cheng@sifive.com>
1330             Nelson Chu  <nelson.chu@sifive.com>
1331
1332         * riscv-opc.c (riscv_opcodes): Add ZBA/ZBB/ZBC instructions.
1333         (MASK_RVB_IMM): Used for rev8 and orc.b encoding.
1334
1335 2021-01-01  Alan Modra  <amodra@gmail.com>
1336
1337         Update year range in copyright notice of all files.
1338
1339 For older changes see ChangeLog-2020
1340 \f
1341 Copyright (C) 2021-2023 Free Software Foundation, Inc.
1342
1343 Copying and distribution of this file, with or without modification,
1344 are permitted in any medium without royalty provided the copyright
1345 notice and this notice are preserved.
1346
1347 Local Variables:
1348 mode: change-log
1349 left-margin: 8
1350 fill-column: 74
1351 version-control: never
1352 End: