misc/readme.txt

   1 These files are provided as is under a FreeBSD license.
   2
   3 Patches most gratefully accepted to document this better.
   4
   5 These are parts of the VHDL code that went into ZY2000 that
   6 can be used on other FPGA brands and with other parts than
   7 went into ZY2000.
   8
   9 http://www.zylin.com/protoboard.htm
  10
  11 The long term plan is to split out these from the ZPU project
  12 into a DDR controller and ARM7 wishbone bridge
  13 project on OpenCores.org and document them.
  14
  15 Directories
  16 ===========
  17 arm7 - ARM7 wishbone interface
  18 ddsdram - a generic ddr ram controller. Implemented for Xilinx + mt46v16m16 but
  19 can be adapted to other FPGA brands and DRAM chips
  20 wishbone - atomic 32 bit wishbone access inside FPGA and in ARM7 SW, over a 16 bit CPU databus