circuits/dtflop2_test.asc

   1 Version 4\r
   2 SHEET 1 1372 680\r
   3 WIRE 112 112 0 112\r
   4 WIRE 176 112 112 112\r
   5 WIRE 400 112 336 112\r
   6 WIRE 416 112 400 112\r
   7 WIRE 176 160 112 160\r
   8 WIRE 400 160 352 160\r
   9 WIRE 416 160 400 160\r
  10 WIRE 0 208 0 112\r
  11 WIRE 112 208 112 160\r
  12 WIRE 64 288 0 288\r
  13 WIRE 112 288 64 288\r
  14 WIRE 208 288 208 208\r
  15 WIRE 288 288 288 208\r
  16 WIRE 64 320 64 288\r
  17 WIRE 208 384 208 288\r
  18 WIRE 288 384 288 288\r
  19 WIRE 208 496 208 464\r
  20 WIRE 288 496 288 464\r
  21 FLAG 400 160 _Q\r
  22 FLAG 400 112 Q\r
  23 FLAG 64 320 0\r
  24 FLAG 112 112 D\r
  25 FLAG 112 160 CLK\r
  26 FLAG -320 224 $G_Vdd\r
  27 FLAG -320 288 $G_Vss\r
  28 FLAG 208 288 X\r
  29 FLAG 288 288 Y\r
  30 FLAG 208 496 0\r
  31 FLAG 288 496 0\r
  32 SYMBOL voltage 112 192 R0\r
  33 WINDOW 123 0 0 Left 0\r
  34 WINDOW 39 0 0 Left 0\r
  35 WINDOW 3 33 54 Left 0\r
  36 SYMATTR Value PULSE(-5 5 0 1p 1p 10n 20n)\r
  37 SYMATTR InstName V1\r
  38 SYMBOL voltage 0 192 R0\r
  39 WINDOW 3 -148 161 Left 0\r
  40 WINDOW 123 0 0 Left 0\r
  41 WINDOW 39 0 0 Left 0\r
  42 SYMATTR Value PWL(0 0 10n 0 11n 5 17n 5 18n 0 24n 0 25n -5 34n -5 35n 5 49n 5 50n 0 60n 0 61n 5 67n 5 68n 0 72n 0 75n -5 84n -5 85n -5)\r
  43 SYMATTR InstName V2\r
  44 SYMBOL tpower -320 256 R0\r
  45 SYMATTR InstName X1\r
  46 SYMBOL dtflop2 256 64 R0\r
  47 SYMATTR InstName X2\r
  48 SYMATTR Description Trinary D-type flip-flop, experimental. UNTESTED.\r
  49 SYMBOL voltage 208 368 R0\r
  50 WINDOW 3 -293 97 Left 0\r
  51 WINDOW 123 0 0 Left 0\r
  52 WINDOW 39 0 0 Left 0\r
  53 SYMATTR InstName V3\r
  54 SYMATTR Value PWL(0 5 50n 5 51n 5)\r
  55 SYMBOL voltage 288 368 R0\r
  56 SYMATTR InstName V4\r
  57 SYMATTR Value PWL(0 5 50n 5 51n -5)\r
  58 TEXT -152 320 Left 0 !.tran 100n\r