bb/full_adder_test.net

   1 * Z:\trinary\code\circuits\full_adder_test.asc\r
   2 XX1 $G_Vdd $G_Vss tpower\r
   3 VA X 0 PWL(0 -5 50E-9 -5 60E-9 -5 110E-9 -5 120E-9 -5 170E-9 -5 180E-9 0 230E-9 0 240E-9 0 290E-9 0 300E-9 0 350E-9 0 360E-9 5 410E-9 5 420E-9 5 470E-9 5 480E-9 5 530E-9 5 550E-9 -5 600E-9 -5 610E-9 -5 660E-9 -5 670E-9 -5 720E-9 -5 730E-9 0 780E-9 0 790E-9 0 840E-9 0 850E-9 0 900E-9 0 910E-9 5 960E-9 5 970E-9 5 1020E-9 5 1030E-9 5 1080E-9 5 1100E-9 -5 1150E-9 -5 1160E-9 -5 1210E-9 -5 1220E-9 -5 1270E-9 -5 1280E-9 0 1330E-9 0 1340E-9 0 1390E-9 0 1400E-9 0 1450E-9 0 1460E-9 5 1510E-9 5 1520E-9 5 1570E-9 5 1580E-9 5 1630E-9 5)\r
   4 VB Y 0 PWL(0 -5 50E-9 -5 60E-9 0 110E-9 0 120E-9 5 170E-9 5 180E-9 -5 230E-9 -5 240E-9 0 290E-9 0 300E-9 5 350E-9 5 360E-9 -5 410E-9 -5 420E-9 0 470E-9 0 480E-9 5 530E-9 5 550E-9 -5 600E-9 -5 610E-9 0 660E-9 0 670E-9 5 720E-9 5 730E-9 -5 780E-9 -5 790E-9 0 840E-9 0 850E-9 5 900E-9 5 910E-9 -5 960E-9 -5 970E-9 0 1020E-9 0 1030E-9 5 1080E-9 5 1100E-9 -5 1150E-9 -5 1160E-9 0 1210E-9 0 1220E-9 5 1270E-9 5 1280E-9 -5 1330E-9 -5 1340E-9 0 1390E-9 0 1400E-9 5 1450E-9 5 1460E-9 -5 1510E-9 -5 1520E-9 0 1570E-9 0 1580E-9 5 1630E-9 5)\r
   5 XFA X CO S _Y CI full_adder\r
   6 VCI CI 0 PWL(0 -5 549n -5 550n 0 1099n 0 1100n 5)\r
   7 XXnegY Y _Y sti\r
   8 \r
   9 * block symbol definitions\r
  10 .subckt tpower Vdd Vss\r
  11 Vdd Vdd 0 5V\r
  12 Vss 0 Vss 5V\r
  13 .ends tpower\r
  14 \r
  15 .subckt full_adder X CO S Y CI\r
  16 XXdecodeX X CTRL_XC CTRL_XB CTRL_XA decoder1-3\r
  17 XXtgA1 $G_Vss A1 CTRL_XA tg\r
  18 XXtgC1 0 A1 CTRL_XC tg\r
  19 XXtgB1 $G_Vdd A1 CTRL_XB tg\r
  20 XXtgA2 0 A2 CTRL_XA tg\r
  21 XXtgC2 $G_Vdd A2 CTRL_XC tg\r
  22 XXtgB2 $G_Vss A2 CTRL_XB tg\r
  23 XXtgA3 0 A3 CTRL_XA tg\r
  24 XXtgC3 $G_Vss A3 CTRL_XC tg\r
  25 XXtgB3 $G_Vss A3 CTRL_XB tg\r
  26 XXtgA4 0 A4 CTRL_XA tg\r
  27 XXtgC4 $G_Vss A4 CTRL_XC tg\r
  28 XXtgB4 0 A4 CTRL_XB tg\r
  29 XXtgA5 $G_Vdd A5 CTRL_XA tg\r
  30 XXtgC5 0 A5 CTRL_XC tg\r
  31 XXtgB5 0 A5 CTRL_XB tg\r
  32 XXtgA6 $G_Vdd A6 CTRL_XA tg\r
  33 XXtgC6 0 A6 CTRL_XC tg\r
  34 XXtgB6 $G_Vdd A6 CTRL_XB tg\r
  35 XXtgA7 X CTRL_SA CTRL_YA tg\r
  36 XXtgC7 A1 CTRL_SA CTRL_YC tg\r
  37 XXtgB7 A2 CTRL_SA CTRL_YB tg\r
  38 XXtgA8 A1 CTRL_SB CTRL_YA tg\r
  39 XXtgC8 A2 CTRL_SB CTRL_YC tg\r
  40 XXtgB8 X CTRL_SB CTRL_YB tg\r
  41 XXtgA9 A2 CTRL_SC CTRL_YA tg\r
  42 XXtgC9 X CTRL_SC CTRL_YC tg\r
  43 XXtgB9 A1 CTRL_SC CTRL_YB tg\r
  44 XXtgA10 0 CTRL_C0A CTRL_YA tg\r
  45 XXtgC10 A3 CTRL_C0A CTRL_YC tg\r
  46 XXtgB10 A4 CTRL_C0A CTRL_YB tg\r
  47 XXtgA11 A5 CTRL_C0B CTRL_YA tg\r
  48 XXtgC11 A4 CTRL_C0B CTRL_YC tg\r
  49 XXtgB11 0 CTRL_C0B CTRL_YB tg\r
  50 XXtgA12 A6 CTRL_C0C CTRL_YA tg\r
  51 XXtgC12 0 CTRL_C0C CTRL_YC tg\r
  52 XXtgB12 A5 CTRL_C0C CTRL_YB tg\r
  53 XXdecodeY Y CTRL_YC CTRL_YB CTRL_YA decoder1-3\r
  54 XXtgA15 CTRL_SA S CTRL_CA tg\r
  55 XXtgC15 CTRL_SC S CTRL_CC tg\r
  56 XXtgB15 CTRL_SB S CTRL_CB tg\r
  57 XXtgA18 CTRL_C0A CO CTRL_CA tg\r
  58 XXtgC18 CTRL_C0C CO CTRL_CC tg\r
  59 XXtgB18 CTRL_C0B CO CTRL_CB tg\r
  60 XX1 CI CTRL_CA CTRL_CB CTRL_CC decoder1-3\r
  61 .ends full_adder\r
  62 \r
  63 .subckt sti IN OUT\r
  64 XXinv IN NC_01 OUT NC_02 tinv\r
  65 .ends sti\r
  66 \r
  67 .subckt decoder1-3 IN OUT_i OUT_0 OUT_1\r
  68 XX1pti IN IN_pti pti\r
  69 XX1sti IN_pti OUT_1 sti\r
  70 XXinti IN OUT_i nti\r
  71 XX0nor OUT_1 OUT_i OUT_0 tnor\r
  72 .ends decoder1-3\r
  73 \r
  74 .subckt tg IN_OUT OUT_IN CONTROL\r
  75 M1 OUT_IN _C IN_OUT $G_Vdd CD4007P\r
  76 M2 IN_OUT C OUT_IN $G_Vss CD4007N\r
  77 M3 $G_Vdd CONTROL _C $G_Vdd CD4007P\r
  78 M4 _C CONTROL $G_Vss $G_Vss CD4007N\r
  79 M5 $G_Vdd _C C $G_Vdd CD4007P\r
  80 M6 C _C $G_Vss $G_Vss CD4007N\r
  81 .ends tg\r
  82 \r
  83 .subckt tinv Vin PTI_Out STI_Out NTI_Out\r
  84 RP PTI_Out STI_Out 12k\r
  85 RN STI_Out NTI_Out 12k\r
  86 MN NTI_Out Vin $G_Vss $G_Vss CD4007N\r
  87 MP PTI_Out Vin $G_Vdd $G_Vdd CD4007P\r
  88 .ends tinv\r
  89 \r
  90 .subckt pti IN OUT\r
  91 Xinv IN OUT NC_01 NC_02 tinv\r
  92 .ends pti\r
  93 \r
  94 .subckt nti IN OUT\r
  95 Xinv IN NC_01 NC_02 OUT tinv\r
  96 .ends nti\r
  97 \r
  98 .subckt tnor A B TNOR_Out\r
  99 RP NP TNOR_Out 12k\r
 100 RN TNOR_Out NN 12k\r
 101 MN1 NN A $G_Vss $G_Vss CD4007N\r
 102 MP2 NI A $G_Vdd $G_Vdd CD4007P\r
 103 MN2 NN B $G_Vss $G_Vss CD4007N\r
 104 MP1 NI B NP $G_Vdd CD4007P\r
 105 .ends tnor\r
 106 \r
 107 .model NMOS NMOS\r
 108 .model PMOS PMOS\r
 109 .lib C:\PROGRA~1\LTC\SwCADIII\lib\cmp\standard.mos\r
 110 .tran 1650n\r
 111 * Note: VA and VB are PWL's that cycle through i,0,1;\nat different frequencies. Not on schematic due to length.\r
 112 .backanno\r
 113 .end\r