target-arm: Handle UNDEF and UNPREDICTABLE cases for VLDM, VSTM
[qemu.git] / tests / lm32 / test_or.S
blob4ed292330eca0eee7399049eb7e6542e6b87133b
1 .include "macros.inc"
3 start
5 test_name OR_1
6 mvi r1, 0
7 mvi r2, 0
8 or r3, r1, r2
9 check_r3 0
11 test_name OR_2
12 mvi r1, 0
13 mvi r2, 1
14 or r3, r1, r2
15 check_r3 1
17 test_name OR_3
18 mvi r1, 1
19 mvi r2, 1
20 or r3, r1, r2
21 check_r3 1
23 test_name OR_4
24 mvi r1, 1
25 mvi r2, 0
26 or r3, r1, r2
27 check_r3 1
29 test_name OR_5
30 load r1 0xaa55aa55
31 load r2 0x55aa55aa
32 or r3, r1, r2
33 check_r3 0xffffffff
35 test_name OR_6
36 load r1 0xaa550000
37 load r2 0x0000aa55
38 or r3, r1, r2
39 check_r3 0xaa55aa55
41 test_name OR_7
42 load r1 0xaa55aa55
43 or r3, r1, r1
44 check_r3 0xaa55aa55
46 test_name OR_8
47 load r3 0xaa55aa55
48 or r3, r3, r3
49 check_r3 0xaa55aa55
51 end