tcl/target/lpc1769.cfg

   1 # NXP LPC1769 Cortex-M3 with 512kB Flash and 32kB+32kB Local On-Chip SRAM,
   2 set CHIPNAME lpc1769
   3 set CPUTAPID 0x4ba00477
   4 set CPURAMSIZE 0x8000
   5 set CPUROMSIZE 0x80000
   6
   7 # After reset the chip is clocked by the ~4MHz internal RC oscillator.
   8 # When board-specific code (reset-init handler or device firmware)
   9 # configures another oscillator and/or PLL0, set CCLK to match; if
  10 # you don't, then flash erase and write operations may misbehave.
  11 # (The ROM code doing those updates cares about core clock speed...)
  12 #
  13 # CCLK is the core clock frequency in KHz
  14 set CCLK 4000
  15
  16 #Include the main configuration file.
  17 source [find target/lpc17xx.cfg];