1 #objdump
: -dr
--prefix
-addresses
-mmips
:5000
3 #as
: -mips4
-mcpu
=r5000
5 # Test the mips4 macros
.
7 .*: +file format
.*mips
.*
9 Disassembly of section
.text
:
10 0+0000 <[^
>]*> bc1f
00000000+ <text_label
>
12 0+0008 <[^
>]*> bc1f \
$fcc1
,00000000+ <text_label
>
14 0+0010 <[^
>]*> bc1fl \
$fcc1
,00000000+ <text_label
>
16 0+0018 <[^
>]*> bc1t \
$fcc1
,00000000+ <text_label
>
18 0+0020 <[^
>]*> bc1tl \
$fcc2
,00000000+ <text_label
>
20 0+0028 <[^
>]*> c
.f
.d \
$f4
,\
$f6
21 0+002c
<[^
>]*> c
.f
.d \
$fcc1
,\
$f4
,\
$f6
22 0+0030 <[^
>]*> ldxc1 \
$f2
,\
$a0\
(\
$a1\
)
23 0+0034 <[^
>]*> lwxc1 \
$f2
,\
$a0\
(\
$a1\
)
24 0+0038 <[^
>]*> madd
.d \
$f0
,\
$f2
,\
$f4
,\
$f6
25 0+003c
<[^
>]*> madd
.s \
$f0
,\
$f2
,\
$f4
,\
$f6
26 0+0040 <[^
>]*> movf \
$a0
,\
$a1
,\
$fcc4
27 0+0044 <[^
>]*> movf
.d \
$f4
,\
$f6
,\
$fcc0
28 0+0048 <[^
>]*> movf
.s \
$f4
,\
$f6
,\
$fcc0
29 0+004c
<[^
>]*> movn \
$a0
,\
$a2
,\
$a2
30 0+0050 <[^
>]*> movn
.d \
$f4
,\
$f5
,\
$a2
31 0+0054 <[^
>]*> movn
.s \
$f4
,\
$f5
,\
$a2
32 0+0058 <[^
>]*> movt \
$a0
,\
$a1
,\
$fcc4
33 0+005c
<[^
>]*> movt
.d \
$f4
,\
$f6
,\
$fcc0
34 0+0060 <[^
>]*> movt
.s \
$f4
,\
$f6
,\
$fcc0
35 0+0064 <[^
>]*> movz \
$a0
,\
$a2
,\
$a2
36 0+0068 <[^
>]*> movz
.d \
$f4
,\
$f5
,\
$a2
37 0+006c
<[^
>]*> movz
.s \
$f4
,\
$f5
,\
$a2
38 0+0070 <[^
>]*> msub
.d \
$f0
,\
$f2
,\
$f4
,\
$f6
39 0+0074 <[^
>]*> msub
.s \
$f0
,\
$f2
,\
$f4
,\
$f6
40 0+0078 <[^
>]*> nmadd
.d \
$f0
,\
$f2
,\
$f4
,\
$f6
41 0+007c
<[^
>]*> nmadd
.s \
$f0
,\
$f2
,\
$f4
,\
$f6
42 0+0080 <[^
>]*> nmsub
.d \
$f0
,\
$f2
,\
$f4
,\
$f6
43 0+0084 <[^
>]*> nmsub
.s \
$f0
,\
$f2
,\
$f4
,\
$f6
44 0+0088 <[^
>]*> prefx
0x4,\
$a0\
(\
$a1\
)
45 0+008c
<[^
>]*> recip
.d \
$f4
,\
$f6
46 0+0090 <[^
>]*> recip
.s \
$f4
,\
$f6
47 0+0094 <[^
>]*> rsqrt
.d \
$f4
,\
$f6
48 0+0098 <[^
>]*> rsqrt
.s \
$f4
,\
$f6
49 0+009c
<[^
>]*> sdxc1 \
$f4
,\
$a0\
(\
$a1\
)
50 0+00a0
<[^
>]*> swxc1 \
$f4
,\
$a0\
(\
$a1\
)