Add honors poster presentation date.
[trinary.git] / circuits / pznflop_test.asc
blob0a3b6e3ec672710f52e879062115a9e55bb761dc
1 Version 4\r
2 SHEET 1 880 680\r
3 WIRE 176 64 -16 64\r
4 WIRE 224 64 176 64\r
5 WIRE 432 80 336 80\r
6 WIRE 176 96 80 96\r
7 WIRE 224 96 176 96\r
8 WIRE 224 128 176 128\r
9 WIRE 432 128 352 128\r
10 WIRE 224 160 208 160\r
11 WIRE 208 224 208 160\r
12 WIRE 288 224 208 224\r
13 WIRE -16 256 -16 64\r
14 WIRE 80 256 80 96\r
15 WIRE 176 256 176 128\r
16 WIRE 288 256 288 224\r
17 WIRE -16 352 -16 336\r
18 WIRE 80 352 80 336\r
19 WIRE 80 352 -16 352\r
20 WIRE 176 352 176 336\r
21 WIRE 176 352 80 352\r
22 WIRE 288 352 288 336\r
23 WIRE 288 352 176 352\r
24 WIRE 80 384 80 352\r
25 FLAG -144 112 $G_Vdd\r
26 FLAG -144 176 $G_Vss\r
27 FLAG 80 384 0\r
28 FLAG 432 80 Q\r
29 FLAG 432 128 _Q\r
30 FLAG 176 64 P\r
31 FLAG 176 96 Z\r
32 FLAG 176 128 N\r
33 FLAG 288 224 CLK\r
34 SYMBOL voltage 176 240 R0\r
35 WINDOW 3 -29 134 Left 0\r
36 WINDOW 123 0 0 Left 0\r
37 WINDOW 39 0 0 Left 0\r
38 SYMATTR Value PWL file=input_n.txt\r
39 SYMATTR InstName VN\r
40 SYMBOL voltage 80 240 R0\r
41 WINDOW 3 -88 180 Left 0\r
42 WINDOW 123 0 0 Left 0\r
43 WINDOW 39 0 0 Left 0\r
44 SYMATTR Value PWL file=input_z.txt\r
45 SYMATTR InstName VZ\r
46 SYMBOL voltage -16 240 R0\r
47 WINDOW 3 -239 108 Left 0\r
48 WINDOW 123 0 0 Left 0\r
49 WINDOW 39 0 0 Left 0\r
50 SYMATTR Value PWL file=input_p.txt\r
51 SYMATTR InstName VP\r
52 SYMBOL tpower -144 144 R0\r
53 SYMATTR InstName U1\r
54 SYMBOL pznflop 272 16 R0\r
55 SYMATTR InstName X1\r
56 SYMBOL voltage 288 240 R0\r
57 SYMATTR InstName VCLK\r
58 SYMATTR Value 5V\r
59 TEXT -256 440 Left 0 !.tran 0 65ns 35ns\r
60 TEXT -256 408 Left 0 !;tran 40ns\r
61 TEXT -88 -96 Left 0 ;WARNING: UNTESTED\nPulsing Z does not appear to set the flip-flop to zero.\nNote: may be testing it incorrectly. Mouftah says that\nthe inputs will change with a *pulse* on CLK.\r