ppc: Properly tag the translation cache based on MMU mode
commitf5d9c1089f0136c2aadf51389e93a94d517e430f
authorBenjamin Herrenschmidt <benh@kernel.crashing.org>
Tue, 7 Jun 2016 02:50:20 +0000 (7 12:50 +1000)
committerDavid Gibson <david@gibson.dropbear.id.au>
Tue, 7 Jun 2016 03:10:44 +0000 (7 13:10 +1000)
treee02853c336e945c908734c105154f0a64e5f574c
parent88655881335d3c842020418fdec7f04ecb3a50ae
ppc: Properly tag the translation cache based on MMU mode

We used to always flush the TLB when changing relocation mode in
MSR:IR and MSR:DR (ie. MMU on/off for Instructions and Data).

We don't anymore since we have split mmu_idx for instruction and data.

However, since we hard code the mmu_idx in the translated code, we
now need to also make sure MSR:IR and MSR:DR are part of the hflags
used to tag translated code, so that we use different translated
code for different MMU settings.

Darwin gets hurt by this problem.

Signed-off-by: Benjamin Herrenschmidt <benh@kernel.crashing.org>
Signed-off-by: David Gibson <david@gibson.dropbear.id.au>
target-ppc/helper_regs.h