hw/riscv: Make CPU config error handling generous (virt/spike)
commit4bcfc391ac627155448951b45a8432eab91c2db9
authorTsukasa OI <research_trasio@irq.a4lg.com>
Sat, 14 May 2022 06:29:40 +0000 (14 15:29 +0900)
committerAlistair Francis <alistair.francis@wdc.com>
Tue, 24 May 2022 00:38:50 +0000 (24 10:38 +1000)
treefef6ef0b318066a6e4e1f5461a3c877462084fbc
parenta4a9a4432e2bf280a989ca344466d7375db7993f
hw/riscv: Make CPU config error handling generous (virt/spike)

If specified CPU configuration is not valid, not just it prints error
message, it aborts and generates core dumps (depends on the operating
system).  This kind of error handling should be used only when a serious
runtime error occurs.

This commit makes error handling on CPU configuration more generous on
virt/spike machines.  It now just prints error message and quits (without
coredumps and aborts).

Signed-off-by: Tsukasa OI <research_trasio@irq.a4lg.com>
Reviewed-by: Alistair Francis <alistair.francis@wdc.com>
Message-Id: <d17381d3ea4992808cf1894f379ca67220f61b45.1652509778.git.research_trasio@irq.a4lg.com>
Signed-off-by: Alistair Francis <alistair.francis@wdc.com>
hw/riscv/spike.c
hw/riscv/virt.c