aspeed: Set the dram container at the SoC level
commit346160cbf2af4d946fd6cf84ef1f4fc5f1a422af
authorCédric Le Goater <clg@kaod.org>
Thu, 30 Jun 2022 07:21:13 +0000 (30 09:21 +0200)
committerCédric Le Goater <clg@kaod.org>
Thu, 30 Jun 2022 07:21:13 +0000 (30 09:21 +0200)
treeb13bf435d7ff03764c1c422a8a774aa0f4c9ba4a
parent1de51272bf7f71ccf4b1503f5b1018ca6d429675
aspeed: Set the dram container at the SoC level

Currently, the Aspeed machines allocate a ram container region in
which the machine ram region is mapped. See commit ad1a9782186d
("aspeed: add a RAM memory region container"). An extra region is
mapped after ram in the ram container to catch invalid access done by
FW. That's how FW determines the size of ram. See commit ebe31c0a8ef7
("aspeed: add a max_ram_size property to the memory controller").

Let's move all the logic under the SoC where it should be. It will
also ease the work on multi SoC support.

Reviewed-by: Peter Delevoryas <pdel@fb.com>
Message-Id: <20220623202123.3972977-1-clg@kaod.org>
Signed-off-by: Cédric Le Goater <clg@kaod.org>
hw/arm/aspeed.c
hw/arm/aspeed_ast2600.c
hw/arm/aspeed_soc.c
include/hw/arm/aspeed_soc.h