target/mips: Move MUL opcode check from decode_mxu() to decode_legacy()
[qemu/ar7.git] / gdb-xml / arm-core.xml
blob6012f34568bab5e81dc14e691f4fc121a3afff96
1 <?xml version="1.0"?>
2 <!-- Copyright (C) 2008 Free Software Foundation, Inc.
4      Copying and distribution of this file, with or without modification,
5      are permitted in any medium without royalty provided the copyright
6      notice and this notice are preserved.  -->
8 <!DOCTYPE feature SYSTEM "gdb-target.dtd">
9 <feature name="org.gnu.gdb.arm.core">
10   <reg name="r0" bitsize="32"/>
11   <reg name="r1" bitsize="32"/>
12   <reg name="r2" bitsize="32"/>
13   <reg name="r3" bitsize="32"/>
14   <reg name="r4" bitsize="32"/>
15   <reg name="r5" bitsize="32"/>
16   <reg name="r6" bitsize="32"/>
17   <reg name="r7" bitsize="32"/>
18   <reg name="r8" bitsize="32"/>
19   <reg name="r9" bitsize="32"/>
20   <reg name="r10" bitsize="32"/>
21   <reg name="r11" bitsize="32"/>
22   <reg name="r12" bitsize="32"/>
23   <reg name="sp" bitsize="32" type="data_ptr"/>
24   <reg name="lr" bitsize="32"/>
25   <reg name="pc" bitsize="32" type="code_ptr"/>
27   <!-- The CPSR is register 25, rather than register 16, because
28        the FPA registers historically were placed between the PC
29        and the CPSR in the "g" packet.  -->
30   <reg name="cpsr" bitsize="32" regnum="25"/>
31 </feature>