mono/mini/cpu-mips.md

   1 # mips cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant
   3 # information about the cpu instructions that may be used by the regsiter
   4 # allocator, the scheduler and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value.
   8 # Specifiers are separated by white space.
   9 # Here is a description of the specifiers valid for this file and their
  10 # possible values.
  11 #
  12 # dest:register       describes the destination register of an instruction
  13 # src1:register       describes the first source register of an instruction
  14 # src2:register       describes the second source register of an instruction
  15 #
  16 # register may have the following values:
  17 #       i  integer register
  18 #       l  integer register pair
  19 #       v  v0 register (output from calls)
  20 #       V  v0/v1 register pair (output from calls)
  21 #       a  at register
  22 #       b  base register (used in address references)
  23 #       f  floating point register (pair - always)
  24 #       g  floating point register return pair (f0/f1)
  25 #
  26 # len:number         describe the maximun length in bytes of the instruction
  27 # number is a positive integer
  28 #
  29 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  30 #
  31 # clob:spec          describe if the instruction clobbers registers or has special needs
  32 #
  33 # spec can be one of the following characters:
  34 #       c  clobbers caller-save registers
  35 #       r  'reserves' the destination register until a later instruction unreserves it
  36 #          used mostly to set output registers in function calls
  37 #
  38 # flags:spec        describe if the instruction uses or sets the flags (unused)
  39 #
  40 # spec can be one of the following chars:
  41 #       s  sets the flags
  42 #       u  uses the flags
  43 #       m  uses and modifies the flags
  44 #
  45 # res:spec          describe what units are used in the processor (unused)
  46 #
  47 # delay:            describe delay slots (unused)
  48 #
  49 # the required specifiers are: len, clob (if registers are clobbered), the registers
  50 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  51 #
  52 # See the code in mini-x86.c for more details on how the specifiers are used.
  53 #
  54 memory_barrier: len:4
  55 nop: len:4
  56 relaxed_nop: len:4
  57 break: len:16
  58 call: dest:v clob:c len:20
  59 br: len:16
  60 switch: src1:i len:40
  61 seq_point: len:24
  62 il_seq_point: len:0
  63
  64 int_conv_to_r_un: dest:f src1:i len:32
  65 throw: src1:i len:24
  66 rethrow: src1:i len:24
  67 ckfinite: dest:f src1:f len:52
  68 start_handler: len:16
  69 endfinally: len:12
  70 ceq: dest:i len:16
  71 cgt: dest:i len:16
  72 cgt_un: dest:i len:16
  73 clt: dest:i len:16
  74 clt_un: dest:i len:16
  75 localloc: dest:i src1:i len:60
  76 compare: src1:i src2:i len:20
  77 compare_imm: src1:i len:20
  78 fcompare: src1:f src2:f len:12
  79 arglist: src1:i len:12
  80 setlret: src1:i src2:i len:12
  81 check_this: src1:b len:4
  82
  83 voidcall: len:20 clob:c
  84 voidcall_reg: src1:i len:20 clob:c
  85 voidcall_membase: src1:b len:20 clob:c
  86
  87 fcall: dest:g len:20 clob:c
  88 fcall_reg: dest:g src1:i len:20 clob:c
  89 fcall_membase: dest:g src1:b len:20 clob:c
  90
  91 lcall: dest:V len:28 clob:c
  92 lcall_reg: dest:V src1:i len:28 clob:c
  93 lcall_membase: dest:V src1:b len:28 clob:c
  94
  95 call_reg: dest:v src1:i len:20 clob:c
  96 call_membase: dest:v src1:b len:20 clob:c
  97
  98 vcall: len:16 clob:c
  99 vcall_reg: src1:i len:20 clob:c
 100 vcall_membase: src1:b len:20 clob:c
 101
 102 vcall2: len:16 clob:c
 103 vcall2_reg: src1:i len:20 clob:c
 104 vcall2_membase: src1:b len:20 clob:c
 105
 106 jump_table: dest:i len:8
 107
 108 iconst: dest:i len:12
 109 i8const: dest:l len:24
 110 r4const: dest:f len:20
 111 r8const: dest:f len:28
 112 label: len:0
 113 store_membase_imm: dest:b len:20
 114 store_membase_reg: dest:b src1:i len:20
 115 storei1_membase_imm: dest:b len:20
 116 storei1_membase_reg: dest:b src1:i len:20
 117 storei2_membase_imm: dest:b len:20
 118 storei2_membase_reg: dest:b src1:i len:20
 119 storei4_membase_imm: dest:b len:20
 120 storei4_membase_reg: dest:b src1:i len:20
 121 storei8_membase_imm: dest:b
 122 storei8_membase_reg: dest:b src1:i len:20
 123 storer4_membase_reg: dest:b src1:f len:20
 124 storer8_membase_reg: dest:b src1:f len:20
 125 load_membase: dest:i src1:b len:20
 126 loadi1_membase: dest:i src1:b len:20
 127 loadu1_membase: dest:i src1:b len:20
 128 loadi2_membase: dest:i src1:b len:20
 129 loadu2_membase: dest:i src1:b len:20
 130 loadi4_membase: dest:i src1:b len:20
 131 loadu4_membase: dest:i src1:b len:20
 132 loadi8_membase: dest:i src1:b len:20
 133 loadr4_membase: dest:f src1:b len:20
 134 loadr8_membase: dest:f src1:b len:20
 135 load_memindex: dest:i src1:b src2:i len:4
 136 loadi1_memindex: dest:i src1:b src2:i len:12
 137 loadu1_memindex: dest:i src1:b src2:i len:12
 138 loadi2_memindex: dest:i src1:b src2:i len:12
 139 loadu2_memindex: dest:i src1:b src2:i len:12
 140 loadi4_memindex: dest:i src1:b src2:i len:12
 141 loadu4_memindex: dest:i src1:b src2:i len:12
 142 loadr4_memindex: dest:f src1:b src2:i len:12
 143 loadr8_memindex: dest:f src1:b src2:i len:12
 144 store_memindex: dest:b src1:i src2:i len:12
 145 storei1_memindex: dest:b src1:i src2:i len:12
 146 storei2_memindex: dest:b src1:i src2:i len:12
 147 storei4_memindex: dest:b src1:i src2:i len:12
 148 storer4_memindex: dest:b src1:f src2:i len:12
 149 storer8_memindex: dest:b src1:f src2:i len:12
 150 loadu4_mem: dest:i len:8
 151 move: dest:i src1:i len:4
 152 fmove: dest:f src1:f len:8
 153 move_f_to_i4: dest:i src1:f len:4
 154 move_i4_to_f: dest:f src1:i len:4
 155 add_imm: dest:i src1:i len:12
 156 sub_imm: dest:i src1:i len:12
 157 mul_imm: dest:i src1:i len:20
 158 # there is no actual support for division or reminder by immediate
 159 # we simulate them, though (but we need to change the burg rules
 160 # to allocate a symbolic reg for src2)
 161 div_imm: dest:i src1:i src2:i len:20
 162 div_un_imm: dest:i src1:i src2:i len:12
 163 rem_imm: dest:i src1:i src2:i len:28
 164 rem_un_imm: dest:i src1:i src2:i len:16
 165 and_imm: dest:i src1:i len:12
 166 or_imm: dest:i src1:i len:12
 167 xor_imm: dest:i src1:i len:12
 168 shl_imm: dest:i src1:i len:8
 169 shr_imm: dest:i src1:i len:8
 170 shr_un_imm: dest:i src1:i len:8
 171
 172 # Linear IR opcodes
 173 dummy_use: src1:i len:0
 174 dummy_iconst: dest:i len:0
 175 dummy_i8const: dest:i len:0
 176 dummy_r8const: dest:f len:0
 177 dummy_r4const: dest:f len:0
 178 not_reached: len:0
 179 not_null: src1:i len:0
 180
 181 # 32 bit opcodes
 182 int_add: dest:i src1:i src2:i len:4
 183 int_sub: dest:i src1:i src2:i len:4
 184 int_mul: dest:i src1:i src2:i len:16
 185 int_div: dest:i src1:i src2:i len:84
 186 int_div_un: dest:i src1:i src2:i len:40
 187 int_rem: dest:i src1:i src2:i len:84
 188 int_rem_un: dest:i src1:i src2:i len:40
 189 int_and: dest:i src1:i src2:i len:4
 190 int_or: dest:i src1:i src2:i len:4
 191 int_xor: dest:i src1:i src2:i len:4
 192 int_shl: dest:i src1:i src2:i len:4
 193 int_shr: dest:i src1:i src2:i len:4
 194 int_shr_un: dest:i src1:i src2:i len:4
 195 int_neg: dest:i src1:i len:4
 196 int_not: dest:i src1:i len:4
 197 int_conv_to_i1: dest:i src1:i len:8
 198 int_conv_to_i2: dest:i src1:i len:8
 199 int_conv_to_i4: dest:i src1:i len:4
 200 int_conv_to_r4: dest:f src1:i len:36
 201 int_conv_to_r8: dest:f src1:i len:36
 202 int_conv_to_u4: dest:i src1:i
 203 int_conv_to_u2: dest:i src1:i len:8
 204 int_conv_to_u1: dest:i src1:i len:4
 205 int_beq: len:8
 206 int_bge: len:8
 207 int_bgt: len:8
 208 int_ble: len:8
 209 int_blt: len:8
 210 int_bne_un: len:8
 211 int_bge_un: len:8
 212 int_bgt_un: len:8
 213 int_ble_un: len:8
 214 int_blt_un: len:8
 215 int_add_ovf: dest:i src1:i src2:i len:16
 216 int_add_ovf_un: dest:i src1:i src2:i len:16
 217 int_mul_ovf: dest:i src1:i src2:i len:56
 218 int_mul_ovf_un: dest:i src1:i src2:i len:56
 219 int_sub_ovf: dest:i src1:i src2:i len:16
 220 int_sub_ovf_un: dest:i src1:i src2:i len:16
 221
 222 int_adc: dest:i src1:i src2:i len:4
 223 int_addcc: dest:i src1:i src2:i len:4
 224 int_subcc: dest:i src1:i src2:i len:4
 225 int_sbb: dest:i src1:i src2:i len:4
 226 int_adc_imm: dest:i src1:i len:12
 227 int_sbb_imm: dest:i src1:i len:12
 228
 229 int_add_imm: dest:i src1:i len:12
 230 int_sub_imm: dest:i src1:i len:12
 231 int_mul_imm: dest:i src1:i len:12
 232 int_div_imm: dest:i src1:i len:20
 233 int_div_un_imm: dest:i src1:i len:12
 234 int_rem_imm: dest:i src1:i len:28
 235 int_rem_un_imm: dest:i src1:i len:16
 236 int_and_imm: dest:i src1:i len:12
 237 int_or_imm: dest:i src1:i len:12
 238 int_xor_imm: dest:i src1:i len:12
 239 int_shl_imm: dest:i src1:i len:8
 240 int_shr_imm: dest:i src1:i len:8
 241 int_shr_un_imm: dest:i src1:i len:8
 242
 243 int_ceq: dest:i len:16
 244 int_cgt: dest:i len:16
 245 int_cgt_un: dest:i len:16
 246 int_clt: dest:i len:16
 247 int_clt_un: dest:i len:16
 248
 249 cond_exc_eq: len:32
 250 cond_exc_ne_un: len:32
 251 cond_exc_lt: len:32
 252 cond_exc_lt_un: len:32
 253 cond_exc_gt: len:32
 254 cond_exc_gt_un: len:32
 255 cond_exc_ge: len:32
 256 cond_exc_ge_un: len:32
 257 cond_exc_le: len:32
 258 cond_exc_le_un: len:32
 259 cond_exc_ov: len:32
 260 cond_exc_no: len:32
 261 cond_exc_c: len:32
 262 cond_exc_nc: len:32
 263
 264 cond_exc_ieq: len:32
 265 cond_exc_ine_un: len:32
 266 cond_exc_ilt: len:32
 267 cond_exc_ilt_un: len:32
 268 cond_exc_igt: len:32
 269 cond_exc_igt_un: len:32
 270 cond_exc_ige: len:32
 271 cond_exc_ige_un: len:32
 272 cond_exc_ile: len:32
 273 cond_exc_ile_un: len:32
 274 cond_exc_iov: len:12
 275 cond_exc_ino: len:32
 276 cond_exc_ic: len:12
 277 cond_exc_inc: len:32
 278
 279 icompare: src1:i src2:i len:4
 280 icompare_imm: src1:i len:12
 281
 282 # 64 bit opcodes
 283 long_add: dest:i src1:i src2:i len:4
 284 long_sub: dest:i src1:i src2:i len:4
 285 long_mul: dest:i src1:i src2:i len:32
 286 long_mul_imm: dest:i src1:i len:4
 287 long_div: dest:i src1:i src2:i len:40
 288 long_div_un: dest:i src1:i src2:i len:16
 289 long_rem: dest:i src1:i src2:i len:48
 290 long_rem_un: dest:i src1:i src2:i len:24
 291 long_and: dest:i src1:i src2:i len:4
 292 long_or: dest:i src1:i src2:i len:4
 293 long_xor: dest:i src1:i src2:i len:4
 294 long_shl: dest:i src1:i src2:i len:4
 295 long_shl_imm: dest:i src1:i len:4
 296 long_shr: dest:i src1:i src2:i len:4
 297 long_shr_un: dest:i src1:i src2:i len:4
 298 long_shr_imm: dest:i src1:i len:4
 299 long_shr_un_imm: dest:i src1:i len:4
 300 long_neg: dest:i src1:i len:4
 301 long_not: dest:i src1:i len:4
 302 long_conv_to_i1: dest:i src1:l len:32
 303 long_conv_to_i2: dest:i src1:l len:32
 304 long_conv_to_i4: dest:i src1:l len:32
 305 long_conv_to_r4: dest:f src1:l len:32
 306 long_conv_to_r8: dest:f src1:l len:32
 307 long_conv_to_u4: dest:i src1:l len:32
 308 long_conv_to_u8: dest:l src1:l len:32
 309 long_conv_to_u2: dest:i src1:l len:32
 310 long_conv_to_u1: dest:i src1:l len:32
 311 long_conv_to_i:  dest:i src1:l len:32
 312 long_conv_to_ovf_i: dest:i src1:i src2:i len:32
 313 long_conv_to_ovf_i4_2: dest:i src1:i src2:i len:32
 314 zext_i4: dest:i src1:i len:16
 315 sext_i4: dest:i src1:i len:16
 316
 317 long_beq: len:8
 318 long_bge: len:8
 319 long_bgt: len:8
 320 long_ble: len:8
 321 long_blt: len:8
 322 long_bne_un: len:8
 323 long_bge_un: len:8
 324 long_bgt_un: len:8
 325 long_ble_un: len:8
 326 long_blt_un: len:8
 327 long_add_ovf: dest:i src1:i src2:i len:16
 328 long_add_ovf_un: dest:i src1:i src2:i len:16
 329 long_mul_ovf: dest:i src1:i src2:i len:16
 330 long_mul_ovf_un: dest:i src1:i src2:i len:16
 331 long_sub_ovf: dest:i src1:i src2:i len:16
 332 long_sub_ovf_un: dest:i src1:i src2:i len:16
 333
 334 long_ceq: dest:i len:12
 335 long_cgt: dest:i len:12
 336 long_cgt_un: dest:i len:12
 337 long_clt: dest:i len:12
 338 long_clt_un: dest:i len:12
 339
 340 long_add_imm: dest:i src1:i clob:1 len:4
 341 long_sub_imm: dest:i src1:i clob:1 len:4
 342 long_and_imm: dest:i src1:i clob:1 len:4
 343 long_or_imm: dest:i src1:i clob:1 len:4
 344 long_xor_imm: dest:i src1:i clob:1 len:4
 345
 346 lcompare: src1:i src2:i len:4
 347 lcompare_imm: src1:i len:12
 348
 349 long_conv_to_r_un: dest:f src1:i src2:i len:37
 350
 351 float_beq:    len:16
 352 float_bne_un: len:16
 353 float_blt:    len:16
 354 float_blt_un: len:16
 355 float_bgt:    len:16
 356 float_bgt_un: len:16
 357 float_bge:    len:16
 358 float_bge_un: len:16
 359 float_ble:    len:16
 360 float_ble_un: len:16
 361
 362 float_add: dest:f src1:f src2:f len:4
 363 float_sub: dest:f src1:f src2:f len:4
 364 float_mul: dest:f src1:f src2:f len:4
 365 float_div: dest:f src1:f src2:f len:4
 366 float_div_un: dest:f src1:f src2:f len:4
 367 float_rem: dest:f src1:f src2:f len:16
 368 float_rem_un: dest:f src1:f src2:f len:16
 369 float_neg: dest:f src1:f len:4
 370 float_not: dest:f src1:f len:4
 371 float_conv_to_i1: dest:i src1:f len:40
 372 float_conv_to_i2: dest:i src1:f len:40
 373 float_conv_to_i4: dest:i src1:f len:40
 374 float_conv_to_i8: dest:l src1:f len:40
 375 float_conv_to_r4: dest:f src1:f len:8
 376 float_conv_to_u4: dest:i src1:f len:40
 377 float_conv_to_u8: dest:l src1:f len:40
 378 float_conv_to_u2: dest:i src1:f len:40
 379 float_conv_to_u1: dest:i src1:f len:40
 380 float_conv_to_i: dest:i src1:f len:40
 381 float_ceq: dest:i src1:f src2:f len:20
 382 float_cgt: dest:i src1:f src2:f len:20
 383 float_cgt_un: dest:i src1:f src2:f len:20
 384 float_clt: dest:i src1:f src2:f len:20
 385 float_clt_un: dest:i src1:f src2:f len:20
 386 float_conv_to_u: dest:i src1:f len:36
 387 call_handler: len:20 clob:c
 388 endfilter: src1:i len:16
 389 aotconst: dest:i len:8
 390 sqrt: dest:f src1:f len:4
 391 adc: dest:i src1:i src2:i len:4
 392 addcc: dest:i src1:i src2:i len:4
 393 subcc: dest:i src1:i src2:i len:4
 394 adc_imm: dest:i src1:i len:12
 395 addcc_imm: dest:i src1:i len:12
 396 subcc_imm: dest:i src1:i len:12
 397 sbb: dest:i src1:i src2:i len:4
 398 sbb_imm: dest:i src1:i len:12
 399 br_reg: src1:i len:8
 400 #ppc_subfic: dest:i src1:i len:4
 401 #ppc_subfze: dest:i src1:i len:4
 402 bigmul: len:52 dest:l src1:i src2:i
 403 bigmul_un: len:52 dest:l src1:i src2:i
 404 mips_beq: src1:i src2:i len:24
 405 mips_bgez: src1:i len:24
 406 mips_bgtz: src1:i len:24
 407 mips_blez: src1:i len:24
 408 mips_bltz: src1:i len:24
 409 mips_bne: src1:i src2:i len:24
 410 mips_cvtsd: dest:f src1:f len:8
 411 mips_fbeq: src1:f src2:f len:16
 412 mips_fbge: src1:f src2:f len:32
 413 mips_fbge_un: src1:f src2:f len:16
 414 mips_fbgt: src1:f src2:f len:32
 415 mips_fbgt_un: src1:f src2:f len:16
 416 mips_fble: src1:f src2:f len:32
 417 mips_fble_un: src1:f src2:f len:16
 418 mips_fblt: src1:f src2:f len:32
 419 mips_fblt_un: src1:f src2:f len:16
 420 mips_fbne: src1:f src2:f len:16
 421 mips_lwc1: dest:f src1:b len:16
 422 mips_mtc1_s: dest:f src1:i len:8
 423 mips_mtc1_s2: dest:f src1:i src2:i len:8
 424 mips_mfc1_s: dest:i src1:f len:8
 425 mips_mtc1_d: dest:f src1:i len:8
 426 mips_mfc1_d: dest:i src1:f len:8
 427 mips_slti: dest:i src1:i len:4
 428 mips_slt: dest:i src1:i src2:i len:4
 429 mips_sltiu: dest:i src1:i len:4
 430 mips_sltu: dest:i src1:i src2:i len:4
 431 mips_cond_exc_eq: src1:i src2:i len:44
 432 mips_cond_exc_ge: src1:i src2:i len:44
 433 mips_cond_exc_gt: src1:i src2:i len:44
 434 mips_cond_exc_le: src1:i src2:i len:44
 435 mips_cond_exc_lt: src1:i src2:i len:44
 436 mips_cond_exc_ne_un: src1:i src2:i len:44
 437 mips_cond_exc_ge_un: src1:i src2:i len:44
 438 mips_cond_exc_gt_un: src1:i src2:i len:44
 439 mips_cond_exc_le_un: src1:i src2:i len:44
 440 mips_cond_exc_lt_un: src1:i src2:i len:44
 441 mips_cond_exc_ov: src1:i src2:i len:44
 442 mips_cond_exc_no: src1:i src2:i len:44
 443 mips_cond_exc_c: src1:i src2:i len:44
 444 mips_cond_exc_nc: src1:i src2:i len:44
 445 mips_cond_exc_ieq: src1:i src2:i len:44
 446 mips_cond_exc_ige: src1:i src2:i len:44
 447 mips_cond_exc_igt: src1:i src2:i len:44
 448 mips_cond_exc_ile: src1:i src2:i len:44
 449 mips_cond_exc_ilt: src1:i src2:i len:44
 450 mips_cond_exc_ine_un: src1:i src2:i len:44
 451 mips_cond_exc_ige_un: src1:i src2:i len:44
 452 mips_cond_exc_igt_un: src1:i src2:i len:44
 453 mips_cond_exc_ile_un: src1:i src2:i len:44
 454 mips_cond_exc_ilt_un: src1:i src2:i len:44
 455 mips_cond_exc_iov: src1:i src2:i len:44
 456 mips_cond_exc_ino: src1:i src2:i len:44
 457 mips_cond_exc_ic: src1:i src2:i len:44
 458 mips_cond_exc_inc: src1:i src2:i len:44
 459
 460 liverange_start: len:0
 461 liverange_end: len:0
 462 gc_safe_point: len:0