doc/debumpify.out.pcb

   1 # release: pcb-rnd 1.0.7
   2
   3 # To read pcb files, the pcb version (or the git source date) must be >= the file version
   4 FileVersion[20070407]
   5
   6 PCB["" 140000 67500]
   7
   8 Grid[2500.0 0 0 1]
   9 Cursor[0 5000 0.000000]
  10 PolyArea[3100.006200]
  11 Thermal[0.500000]
  12 DRC[1200 900 1000 700 1500 1000]
  13 Flags("nameonpcb,clearnew,snappin")
  14 Groups("1,3,4,c:2,5,6,s:7:8")
  15 Styles["Signal,1000,7874,3150,2000:Power,2000,8661,3937,2000:Fat,8000,13780,4724,2500:Sig-tight,1000,6400,3150,1200"]
  16
  17
  18 Element["" "Standard SMT resistor, capacitor etc" "R101" "1206" 17500 32500 -5650 4350 0 100 ""]
  19 (
  20         Pad[5905 -1181 5905 1181 5118 2000 5718 "1" "1" "square"]
  21         Pad[-5905 -1181 -5905 1181 5118 2000 5718 "2" "2" "square"]
  22         ElementLine [-2362 3740 2362 3740 800]
  23         ElementLine [-2362 -3740 2362 -3740 800]
  24
  25         )
  26
  27 Element["" "Standard SMT resistor, capacitor etc" "R102" "1206" 117500 32500 -5650 4350 0 100 ""]
  28 (
  29         Pad[5905 -1181 5905 1181 5118 2000 5718 "1" "1" "square"]
  30         Pad[-5905 -1181 -5905 1181 5118 2000 5718 "2" "2" "square"]
  31         ElementLine [-2362 3740 2362 3740 800]
  32         ElementLine [-2362 -3740 2362 -3740 800]
  33
  34         )
  35 Layer(1 "component")
  36 (
  37         Line[23405 32500 30000 32500 1000 4000 "clearline"]
  38         Line[92500 32500 111595 32500 1000 4000 "clearline"]
  39         Line[30000 32500 30000 32500 1000 4000 "clearline"]
  40         Line[30000 32500 37500 32500 1000 4000 "clearline"]
  41         Line[37500 32500 37500 32500 1000 4000 "clearline"]
  42         Line[37500 32500 47500 32500 1000 4000 "clearline"]
  43         Line[47500 32500 57500 22500 1000 4000 "clearline"]
  44         Line[57500 22500 67500 22500 1000 4000 "clearline"]
  45         Line[67500 22500 77500 32500 1000 4000 "clearline"]
  46         Line[77500 32500 82500 32500 1000 4000 "clearline"]
  47         Line[82500 32500 85000 22500 1000 4000 "clearline"]
  48         Line[90000 22500 92500 32500 1000 4000 "clearline"]
  49         Line[85000 22500 90000 22500 1000 4000 "clearline"]
  50 )
  51 Layer(2 "solder")
  52 (
  53 )
  54 Layer(3 "comp-GND")
  55 (
  56 )
  57 Layer(4 "comp-power")
  58 (
  59 )
  60 Layer(5 "sold-GND")
  61 (
  62 )
  63 Layer(6 "sold-power")
  64 (
  65 )
  66 Layer(7 "signal3")
  67 (
  68 )
  69 Layer(8 "outline")
  70 (
  71 )
  72 Layer(9 "silk")
  73 (
  74 )
  75 Layer(10 "silk")
  76 (
  77         Text[30000 5000 0 105 "90" "clearline"]
  78         Text[60000 5000 0 105 "45" "clearline"]
  79         Text[82500 5000 0 105 "rand" "clearline"]
  80 )
  81 NetList()
  82 (
  83         Net("GND" "(unknown)")
  84         (
  85                 Connect("R101-1")
  86                 Connect("R102-2")
  87         )
  88 )