Remove CACHE_ROM.
commit4337020b950454815204eed4e43a894be0b125ca
authorVladimir Serbinenko <phcoder@gmail.com>
Wed, 5 Feb 2014 18:46:45 +0000 (5 19:46 +0100)
committerVladimir Serbinenko <phcoder@gmail.com>
Mon, 24 Feb 2014 23:57:35 +0000 (25 00:57 +0100)
tree7aa3a4ad420a54b3079f3216d577aafab1bca2e0
parent20f83d56561879045ecade24d51e79dfb151baf6
Remove CACHE_ROM.

With the recent improvement 3d6ffe76f8a505c2dff5d5c6146da3d63dad6e82,
speedup by CACHE_ROM is reduced a lot.
On the other hand this makes coreboot run out of MTRRs depending on
system configuration, hence screwing up I/O access and cache
coherency in worst cases.

CACHE_ROM requires the user to sanity check their boot output because
the feature is brittle. The working configuration is dependent on I/O
hole size, ram size, and chipset. Because of this the current
implementation can leave a system configured in an inconsistent state
leading to unexpected results such as poor performance and/or
inconsistent cache-coherency

Remove this as a buggy feature until we figure out how to do it properly
if necessary.

Change-Id: I858d78a907bf042fcc21fdf7a2bf899e9f6b591d
Signed-off-by: Vladimir Serbinenko <phcoder@gmail.com>
Reviewed-on: http://review.coreboot.org/5146
Tested-by: build bot (Jenkins)
Reviewed-by: Aaron Durbin <adurbin@google.com>
16 files changed:
src/cpu/intel/haswell/haswell_init.c
src/cpu/intel/haswell/mp_init.c
src/cpu/x86/Kconfig
src/cpu/x86/mtrr/mtrr.c
src/include/cpu/x86/mtrr.h
src/lib/coreboot_table.c
src/mainboard/google/Kconfig
src/mainboard/google/bolt/Kconfig
src/mainboard/google/falco/Kconfig
src/mainboard/google/peppy/Kconfig
src/mainboard/google/slippy/Kconfig
src/mainboard/intel/wtm2/Kconfig
src/northbridge/intel/fsp_sandybridge/Kconfig
src/northbridge/intel/nehalem/northbridge.c
src/northbridge/intel/sandybridge/northbridge.c
src/soc/intel/baytrail/Kconfig