LPC1768 updates, IAR board support
commit53b3d4dd53eebbf03f481dc59e4bc0259911864a
authorDavid Brownell <dbrownell@users.sourceforge.net>
Tue, 2 Mar 2010 23:00:14 +0000 (2 15:00 -0800)
committerDavid Brownell <dbrownell@users.sourceforge.net>
Tue, 2 Mar 2010 23:02:01 +0000 (2 15:02 -0800)
treefd6de6db2e68cecae6ec55dff83d6a37ed66d788
parent5b311865788009445a1457f62204899a4aa1c7b3
LPC1768 updates, IAR board support

Fix some issues with the generic LPC1768 config file:

 - Handle the post-reset clock config:  4 MHz internal RC, no PLL.
   This affects flash and JTAG clocking.

 - Remove JTAG adapter config; they don't all support trst_and_srst

 - Remove the rest of the bogus "reset-init" event handler.

 - Allow explicit CCLK configuration, instead of assuming 12 MHz;
   some boards will use 100 Mhz (or the post-reset 4 MHz).

 - Simplify: rely on defaults for endianness and IR-Capture value

 - Update some comments too

Build on those fixes to make a trivial config for the IAR LPC1768
kickstart board (by Olimex) start working.

Also, add doxygen to the lpc2000 flash driver, primarily to note a
configuration problem with driver: it wrongly assumes the core clock
rate never changes.  Configs that are safe for updating flash after
"reset halt" will thus often be unsafe later ... e.g. for LPC1768,
after switching to use PLL0 at 100 MHz.

Signed-off-by: David Brownell <dbrownell@users.sourceforge.net>
NEWS
src/flash/nor/lpc2000.c
tcl/board/iar_lpc1768.cfg [new file with mode: 0644]
tcl/target/lpc1768.cfg